第5章 集成触发器

上一页 下一页
返回
5. 2

同步(可控)RS触发器




(5)如果触发器的原态是“0”态，在CP=1期间，J=1, K=1时， G7=0、 G8 =1，根据同步RS触发器的功能.主触发器置“1”态，当CP脉冲的下 降沿到来时，从触发器也置“1”态，即Qn+1 =1, Qn+1=Qn ——翻转功能。 (6)如果触发器的原态是“1”态，在CP = 1期间，J=1, K=1时，G7=1、 G8 =0 ，根据同步RS触发器的功能，主触发器置“0”态，当CP脉冲的 下降沿到来时，从触发器也置“0”态，即Qn+1 =0, Qn+1=Qn ——翻转功 能。 根据以上分析，总结主从.T K触发器的逻辑关系如下。 (1)若J，K端相异，则下一个输出状态:Qn+1 = J。 (2)若J=K=0，则下一个输出状态: Qn+1=Qn 。 (3)若J=K=1，则下一个输出状态: Qn+1=Qn 。
上一页 下一页
返回
5. 2

同步(可控)RS触发器
在CP =1期间，G7和G8被打开，主触发器的状态根据J, K输入信号的变 化而改变，并存在主触发器中等待输出。因G3和G4被封锁，所以从触发 器保持原状态不变。 在CP由“1”变“0”时刻，G3和G4被打开.从触发器按主触发器的状态翻 转，而G7和G8被封锁，此后J，K输入信号的改变不会引起主触发器的 变化，而从触发器的状态也不会改变，就保证了在CP脉冲的一个周期 内，触发器的输出状态只在脉冲的下降沿时刻改变一次，具体分析如下。 (1)无论触发器的原态是“0”或“1”。在CP = 1期间。J=1、K=0时，根 据同步RS触发器的功能。主触发器置“1”态。当CP脉冲的下降沿到来 时，从触发器也置“1”态，即Qn+1 = 1 。在CP=0期间， G7和G8被封锁， 主触发器的状态保持不变。
上一页 下一页
返回
5. 2

同步(可控)RS触发器
因此从触发器的状态也不变，主从JK触发器在CP=0期间状态保持不变。 (2)无论触发器的原态是“0”或“1”态。在CP=1期间。J=1, K=0时，根 据同步RS触发器的功能，主触发器置1态。当CP脉冲的下降沿到来时， 从触发器也置1态，即Qn+1 = 1 。在CP=0期间， G7和G8被封锁，主触 发器的状态保持不变，因此从触发器的状态也不变，即主从K触发器在 CP=0期间状态保持不变——置“1”功能。 (3)无论触发器的原态是“0”或“1”态，在CP=1期间，J=0, K=1时，根 据同步RS触发器的功能，主触发器置“0”态。当CP脉冲的下降沿到来 时.从触发器也置0态，即Qn+1=0。在CP=0期间， G7和G8被封锁，主触 发器的状态保持不变，因此从触发器的状态也不变，即在CP=0期间状 态保持不变——置“0”功能。
上一页 下一页
返回
5. 2

同步(可控)RS触发器
5.状态转换图 同步RS触发器的状态转换图如图5-5所示。 6.状态波形图 同步RS触发器的状态波形图如图5-6所示。
上一页
返回
5. 3

主从JK触发器
同步RS触发器与基本RS触发器相比较，其性能有所改善。但同步RS触 发器的触发方式为脉冲触发，因此实际应用中存在空翻现象，即在CP =1期间，触发器的状态可能发生多次翻转。另外这种触发器的输入状态 不能同时为“1”所以在应用中往往受到限制，而采用边沿触发器就能解 决在CP脉冲一个周期内.输出状态只改变一次.主从JK触发器就能克服上 述不足。 1.电路结构及符号 主从JK触发器的电路结构及符号如图5-7所示。 主从JK触发器在由两个相同的同步RS触发器组成的主从RS触发器的基 础上，又加上两条反馈线构成的。G1~G4组成的同步RS触发器为从触发 器; G5~G8组成的同步RS触发器为主触发器。
上一页
返回
5. 2

同步(可控)RS触发器
基本RS触发器的输入信号是以电平信号直接控制触发器翻转的.因此其 抗干扰能力差在实际应用中，当采用多个触发器工作时，要求各触发器 的翻转在某一时刻同时进行。就需要引入一个时钟控制信号。简称时钟 脉冲，用CP表示只有当时钟脉冲信号到达时，才能根据输入信号一起 翻转将具有时钟脉冲信号控制的触发器称为可控触发器或同步RS触发 器。 可控触发器按触发方式分类，有脉冲触发的触发器和边沿触发的触发器 脉冲触发是指在CP脉冲全部作用时间内触发器的输入信号都可能影响 输出状态。边沿触发器输出状态仅仅取决于CP脉冲边沿到达时刻输入 信号的状态。边沿触发又分为正边沿(上升沿)触发和负边沿(下降沿)触发。 1.电路结构与符号
下一页
返回
5. 1

基本RS触发器



(1)当Sd=0, Rd=1时，无论触发器原来是何状态，其次态一定为“1”,即 Qn+1=1，触发器处于置位状态。 (2)当Sd=1, Rd=0时，无论触发器原来是何状态.其次态一定为“0”,即 Qn+1 = 0，触发器处于复位状态。 (3)当Sd=Rd=1时，触发器状态不变，维持原态，即Qn+1 = Qn。 (4)当Sd=Rd=0时，即Qn+1 = Qn+1=1 ，破坏了触发器的正常工作，使触 发器失效，而且当输入条件同时消失时，触发器处于不定状态这种情况 是不允许的，因此使用时禁止Sd=Rd=0出现。 3.真值表 基本RS触发器的真值表是将输入、输出的逻辑关系列成如表5-1所示的 表格。
下一页
返回
第 5章

集成触发器


在数字电路中，组合逻辑电路的输出状态仅取决于电路当前的输入状态， 而与电路以前的状态无关。但数字电路也需要对各种数字信号进行处理 和运算，因此就需要将以前的运算结果保存起来，以备使用。这就需要 数字电路具有记忆功能)本章讲述的触发器就是可以实现存储一位二进制 数字信号的功能。可以通过将多个触发器组合成集成触发器实现多位二 进制信号的存储。 触发器具有3个基本特性。 (1)有两个能自行保持的稳定状态，可分别表示二进制数码0和1。 (2)在输入信号作用下，两个稳态可相互转换(称为翻转)。 (3)已转换的稳定状态在输入信号消失之后仍能长期保持下来，这就使得 触发器能够记忆二进制信息。常用作二进制存储单元。
下一页
返回
5. 2

同步(可控)RS触发器

Leabharlann Baidu
同步RS触发器是在基本RS触发器中增加两个“与非门” G3和G4组成时 钟控制门构成的。逻辑图如图5-4 (a)所示，逻辑符号如图5-4(b)所示。 2.电路的工作原理 由于它含有基本RS触发器.不受时钟脉冲控制，所以同步RS触发器有置 “1”和置“0”的功能，只有当Sd=Rd=1时，才能反映输入变量R, S在 CP脉冲控制下的输出状态。但是在CP=0时， G3和G4均被封闭，R、S 信号根本进不去，相当于基本RS触发器的输入为1,所以触发器的状态保 持不变，输出Qn+1 = Qn ;当CP=1时，G3和G4才能打开，其逻辑功能如 下。 (1) S=0, R=0时，G3=1，G4 =1， Qn+1 = Qn 。 (2) S=0, R=1时，G3=1，G4 =0， Qn+1 = 0 。 (3) S=1, R=0时，G3=0，G4 =1， Qn+1 = 1 。
上一页 下一页
返回
5. 1

基本RS触发器



从真值表5-1中可以看出基本RS触发器的逻辑功能是:保持记忆、置“1”、 置“0”的功能，如表5-2所示。在表中Qn为触发器目前的状态，Qn+1为 触发器在输入端信号作用下的下一个状态(即次态) 。 4.特征方程 特征方程又称为状态方程或特性方程，根据表5-1可以用卡诺图化简得 到输入与输出之间的逻辑函数表达式，不允许出现的情况就采用约束条 件表示，即 Qn+1 =Sd+ RdQn Sd+ Rd =1 约束条件表示，基本RS触发器的输入端不允许同时出现为0的情况。 5.状态转换图
上一页 下一页
返回
5. 1

基本RS触发器

状态转换图是描述触发器状态转换规律的图形，圆圈表示触发器的某个 稳定状态，箭头表示转换方向，箭头旁的式子表示转换的条件。“X”号 表示任意值。基本RS触发器的状态转换图如图5-2所示。 6.波形图 根据触发器的真值表可以画出触发器在输入信号的激励下输出端的波形。 基本RS触发器的状态波形图如图5-3所示。 7.基本RS触发器的主要特点 优点:电路简单，可以存储一位二进制代码、它是构成其他触发器的基础。 缺点:输入端信号直接控制输出状态，无时钟控制端; Sd、Rd端不能同时 输入有效信号。 Sd、Rd之间存在约束关系。
上一页
返回
5. 1

基本RS触发器
1.逻辑结构及符号 基本RS触发器电路结构最简单，它是构成其他触发器的基本组成单元， 逻辑电路如图5-1 (a)所示、逻辑符号如图5-1 (b)所示，它由两个“与非 门”G1和G2的输入端和输出端相互交叉反馈连接而成。Q、Q为输出端， Q与Q端的电平总是一高一低，互为“0”“1”。Sd、Rd端为输入端，小圆 圈表示低电平有效，即只有输入信号为低电平(“0”)时，才能触发电路， 为高电平(“1”)时，对电路无影响。 2.电路的工作原理 触发器逻辑功能分析方法，是根据电路结构建立输入、输出之间的逻辑 关系。然后分析其逻辑功能。几种情况分析如下。
上一页 下一页
返回
5. 2

同步(可控)RS触发器


(4) S=1, R=1时，G3=0，G4 =0， 触发器处于不定状态，所以可控RS 触发器应用时应禁止S=R=1出现。 3.真值表 同步RS触发器的真值表是将输入、输出的逻辑关系列成如表5-3所示的 表格。从真值表中可总结出可控RS触发器的逻辑功能，如表5-4所示。 4.特性方程 根据同步RS触发器的功能特性表5-3，可以得到特性方程为
下一页
返回
5. 2

同步(可控)RS触发器
从触发器的输入信号是主触发器的输出信号Q和Q。G5门是一个非门， 其作用是将CP反相后控制从触发器逻辑电路如图5-7 (a)所示，逻辑符号 如图5-7 (b)所示。输出端Q和Q交叉反馈到G7和G8的输入端，以保证G7 和G8的输入为互补状态。J , K端为信号输入端，Q和Q为触发器的两个 互补输出端。 由于时钟脉冲的下降沿到来时，触发器的状态发生改变，因此主从.lK触 发器的触发方式为下降沿触发，在如图5-7(b)中CP端加小圆圈表示下降 沿触发。 2.电路的工作原理(Sd=Rd=1)
第 5章
1 2
集成触发器
5.1
5.2 5.3 5. 4 5.5
基本RS触发器
同步(可控)RS触发器 主从JK触发器 D触发器 触发器的转换
下一页 返回
3
4 5
第一章 保持阳光心态
6 7
5.6
触发器的应用
实验技能训练八
上一页
返回
第 5章

集成触发器


教学目标 1.熟悉各种触发器的电路结构和逻辑功能分类。 2.理解各种触发器的触发方式、工作特点以及逻辑功能描述方法。 3.熟悉各种触发器的使用方法和相互转换方法。 触发器是数字逻辑电路中的另一类基本单元电路。它是一种最简单的时 序电路。是构成其他时序电路的最基本的单元电路。触发器具备两个稳 定状态，即“0”态和“1”态.这两种稳定状态可以分别代表二进制数码。 和1如果外加合适的触发信号，触发器的状态可以相互转换。这种电路 的特点是具有记忆功能。
上一页 下一页
返回
5. 2

同步(可控)RS触发器


3.真值表 主从JK触发器的逻辑功能如表5-5所示。 4.特征方程 根据主从JK触发器的功能特性(表5-5)，可以得到特征方程为 Qn+1=JQn + KQn 5.状态转换图 根据主从JK触发器的功能特性(表5-5) ，可得到主从JK触发器的状态转 换图如图5-8所示。 6.波形图 根据主从JK触发器的功能特性(表5-5)，可得到主从JK触发器的状态波 形图如图5-9所示。
上一页 下一页
返回
第 5章

集成触发器
按照逻辑功能的不同，触发器可分成基本RS触发器、同步RS触发器、 JK触发器、D触发器等多种形式，最常用的是D触发器和JK触发器;按照 触发方式不同可以分为电平触发器、边沿触发器和主从触发器等;按组成 电路的器件来分，有TTL型触发器和CMOS型触发器本章着重介绍常用 的集成触发器的组成和逻辑功能。首先从基本RS触发器入手，然后介 绍同步RS触发器、主从JK触发器和D触发器。