第5章_半导体存储器
合集下载
半导体存储器
第7章半导体存储器内容提要半导体存储器是存储二值信息的大规模集成电路，本章主要介绍了（1）顺序存取存储器（SAM）、随机存取存储器（RAM）、只读存储器（ROM）的工作原理。
（2）各种存储器的存储单元。
（3）半导体存储器的主要技术指标和存储容量扩展方法。
（4）半导体存储器芯片的应用。
教学基本要求掌握：（1）SAM、RAM和ROM的功能和使用方法。
（2）存储器的技术指标。
（3）用ROM实现组合逻辑电路。
理解SAM、RAM和ROM的工作原理。
了解：（1）动态CMOS反相器。
（2）动态CMOS移存单元。
（3）MOS静态及动态存储单元。
重点与难点本章重点：（1）SAM、RAM和ROM的功能。
（2）半导体存储器使用方法（存储用量的扩展）。
（3）用ROM实现组合逻辑电路。
本章难点：动态CMOS反相器、动态CMOS移存单元及MOS静态、动态存储单元的工作原理。
7.1 半导体存储器及分类半导体存储器是存储二值信息的大规模集成电路，是现代数字系统的重要组成部分。
半导体存储器分类如下：按制造工艺分，有双极型和MOS型两类。
双极型存储器具有工作速度快、功耗大、价格较高的特点。
MOS型存储器具有集成度高、功耗小、工艺简单、价格低等特点。
按存取方式分，有顺序存取存储器（SAM）、随机存取存储器（RAM）和只读存储器（ROM）三类。
（1）顺序存取存储器（简称SAM）：对信息的存入（写）或取出（读）是按顺序进行的，即具有“先入先出”或“先入后出”的特点。
（2）随机存取存储器（简称RAM）：可在任何时刻随机地对任意一个单元直接存取信息。
根据所采用的存储单元工作原理的不同，又将随机存储器分为静态存储器SRAM和动态存储器DRAM。
DRAM存储单元结构非常简单，它所能达到的集成度远高于SRAM。
（3）只读存储器（简称ROM）：信息被事先固化到存储器内，可以长期保留，断电也不丢失。
它在正常运行时，只能读出信息，而不能写入。
只读存储器有固定ROM和可编程ROM两类。
微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
微机原理第5章半导体存储器(精)
2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
微机接口与汇编语言复习题(五)
第5 章存储器系统6-1半导体存储器分为哪两大类?随机存取存储器由哪几个部分组成?答:分为随机存取存储器(RAM)和只读存储器(ROM)两大类。
RAM由地址寄存器、译码驱动电路、存储体、读/写驱动电路、数据寄存器和控制逻辑6部分组成。
6-2简述RO M、PRO M、EPR O M、EE PROM在功能上各有何特点。
答:①ROM是只读存储器，使用时只能读出，不能写入，适用于保存不需要更改而经常读取的数据，通常使用的光盘就是这类存储器。
②P ROM属于一次可编程的ROM，通常使用时也只能读出，不能写入，通常使用的刻录光盘就属于此类存储器。
最初从工厂中制作完成的PROM内部并没有资料，用户可以用专用的编程器将自己的资料写入，但是这种机会只有一次，一旦写入后也无法修改，若是产生了错误，己写入的芯片只能报废。
③E P ROM属于可擦除R O M，但是用户需要使用专用的紫外线擦除器对其进行数据擦除，并使用专用的编程器对其重新写入数据。
④EEPROM是电可擦写R O M，也可以用专用的编程器对其进行擦写。
6-3存储器的地址译码有几种方式?各自的特点是什么?答:地址译码有3种方式:线选法、全译码法和部分译码法。
①线选法:使用地址总线的高位地址作为片选信号，低位地址实现片内寻址。
优点是结构简单，需要的硬件电路少，缺点是地址不连续，使用不方便，而且同一存储区的地址不唯一，造成地址空间浪费。
②全译码法:将地址总线中除片内地址以外的全部高位地址都接到译码器的输入端参与译码。
特点是每个存储单元的地址是唯一的，地址利用充分，缺点是译码电路复杂。
③部分译码法:将高位地址的部分地址线接到译码器参与译码，产生存储器的片选信号。
特点是各芯片的地址是连续的，但是地址不唯一，仍然存在地址的堆叠区。
6-4某RAM芯片的存储容量为1024x8位，其中几条地址线?几条数据线?若己知某RAM芯片引脚中有13条地址线，8条数据线，那么该芯片的存储容量是多少?答:其中有10条地址线，8条数据线。
大学微机原理半导体存储器详解演示文稿
当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
5.1-存储器分类
按在计算机中的作用分类 主存储器、辅助存储器、高速缓冲存储器
5.1 存储器分类
§5.1 存储器分类
第5章 存储器
5.1.1 内部存储器 5.1.2 外部存储器 5.1.3 存储器的性能指标
安徽理工大学
5.1 存储器分类
5.1.1 内部存储器
第5章 存储器
位于主机内部，简称内存或主存，存放系 统软件和正执行的程序和使用的数据， CPU可直接访问内存。
安徽理工大学
5.1 存储器分类
闪存用途:
第5章 存储器
▪ 取代EPROM和EEPROM，固化BIOS，并用在 打印机、条码阅读器、各种仪器和外设中。
▪ 制作USB闪存盘(U盘)，也称固态硬盘(Solid State Disk，SSD)，不用盘片和读写头，容量高达几百 GB，是大量应用的新型外存。
▪ 各类小型存储介质，如
➢ 不能二次编程，成本高。也称为一次性编 程ROM（One Time Programmable ROM， OTPROM），用于大批量生产。
安徽理工大学
5.1 存储器分类
第5章 存储器
3）EPROM，可擦除可编程ROM
Erasable Programmable ROM
➢ 它广泛用于微机化仪器设计， 可用编程器写入调试好的程 序和数据，并能长期保存。
1）SRAM（Static RAM，静态RAM）
➢ 用两个双极型晶体管或基于6个MOS场效应 管的双稳态电路构成基本存储单元，电路结 构复杂，集成度较低，功耗也大，但存取速 度很快，访问时间可小于10ns。
➢ 不适合做容量很大的内存，主要用作高速缓 存（Cache），并用于网络服务器、路由器 和交换机等高速网络设施上。
➢ SATA II和SATA III是最新硬盘接口，目前广泛应用。 SATA II外部传输率300MB/s，SATA III目标600MB/s。 不过，硬盘本身速度远跟不上接口标准所指定的外部传 输速率目标。
5.1 存储器分类
§5.1 存储器分类
第5章 存储器
5.1.1 内部存储器 5.1.2 外部存储器 5.1.3 存储器的性能指标
安徽理工大学
5.1 存储器分类
5.1.1 内部存储器
第5章 存储器
位于主机内部，简称内存或主存，存放系 统软件和正执行的程序和使用的数据， CPU可直接访问内存。
安徽理工大学
5.1 存储器分类
闪存用途:
第5章 存储器
▪ 取代EPROM和EEPROM，固化BIOS，并用在 打印机、条码阅读器、各种仪器和外设中。
▪ 制作USB闪存盘(U盘)，也称固态硬盘(Solid State Disk，SSD)，不用盘片和读写头，容量高达几百 GB，是大量应用的新型外存。
▪ 各类小型存储介质，如
➢ 不能二次编程，成本高。也称为一次性编 程ROM（One Time Programmable ROM， OTPROM），用于大批量生产。
安徽理工大学
5.1 存储器分类
第5章 存储器
3）EPROM，可擦除可编程ROM
Erasable Programmable ROM
➢ 它广泛用于微机化仪器设计， 可用编程器写入调试好的程 序和数据，并能长期保存。
1）SRAM（Static RAM，静态RAM）
➢ 用两个双极型晶体管或基于6个MOS场效应 管的双稳态电路构成基本存储单元，电路结 构复杂，集成度较低，功耗也大，但存取速 度很快，访问时间可小于10ns。
➢ 不适合做容量很大的内存，主要用作高速缓 存（Cache），并用于网络服务器、路由器 和交换机等高速网络设施上。
➢ SATA II和SATA III是最新硬盘接口，目前广泛应用。 SATA II外部传输率300MB/s，SATA III目标600MB/s。 不过，硬盘本身速度远跟不上接口标准所指定的外部传 输速率目标。
存储器
外存平均访问时间ms级: 硬盘 9~10ms 光盘 80~120ms 内存平均访问时间ns级: SRAM Cache1 ~ 5ns SDRAM内存 7~15ns EDO内存 60~80ns EPROM存储器 100~400ns
5.1.3 半导体存储器芯片的结构
地 址 寄 存 地 址 译 码
存储体
– – – – – – 8根地址线 A7～A0 1根数据输入线 DIN 1根数据输出线 DOUT 行地址选通 RAS* 列地址选通 CAS* 读写控制 WE*
NC DIN WE* RAS* A0 A2 A1 GND
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
VSS CAS* DOUT A6 A3 A4 A5 A7
5.2.3 动态RAM
• DRAM的基本存储单元是单个场效应管及其极 间电容 • 每个基本存储单元存储二进制数一位 • 许多个基本存储单元形成行列存储矩阵 • 必须配备“读出再生放大电路”进行刷新 • 每次同时对一行的存储单元进行刷新
• DRAM一般采用“位结构”存储体： –每个存储单元存放一位 –需要8个存储芯片构成一个字节单元 –每个字节存储单元具有一个地址
一、DRAM一般结构
Ed T0 B 位线 C0 Y选择线 （列） T2 A 数据线
字线 X(行)选择线 C C1 T1
预充
特点：外部地址线是内部地址的一半
动态RAM的举例－Intel 2164
4.2 随机读写存储器（RAM）
二、DRAM芯片2164
• 存储容量为 64K×1 • 16个引脚：
Cache
CPU I/O接口
内存
外存
5.1 半导体存储器的分类
微机原理半导体存储器
• 如 386或486微机： 物理存储器CPU能够访问旳存储器，是232字节（32
位地址线）。
虚拟存储器程序占用存储空间，可达246字节。
实存储器
由32位 RAM
地址
ROM
232＝4G
虚存储器 磁盘 设备
246＝64T
•虚拟存储器实际上是由磁盘等外存储器旳支持来 实现旳，即由操作系统把磁盘存储器当主存来使 用，以扩大内存。
所以，存储器和CPU旳连接，有三个部分： （1）、地址线旳连接； （2）、数据线旳连接； （3）、控制线旳连接。 在详细连接时应考虑下面问题：
1、CPU总线旳负载能力
在微机系统中，CPU经过总线与数片存储器和若干I/O 芯片相连，而这些芯片可能为TTL器件，或MOS器 件，所以构成系统时CPU总线能否支持其负载是必须 考虑旳问题。
24 ——VCC ——A8 ——A9 ——WE ——OE ——A10 ——CE ——D7 ——D6 ——D5 ——D4
13 ——D3
引脚功能
D0－D7 8位数据输入／输出 A0-A10地址输入 ,11位
CE 片选（芯片允许） WE 写允许 OE 输出允许
一般RAM都有这三个控制端
• 2K*8=2024*8=16384个基本元电路，用11根地址 线对其进行译码，以便对2K个单元进行选择，选 中旳8bit位同步输入/输出，数据旳方向由CE， WE，OE一起控制。
旳存取时间tRC或tWC；一般以CPU旳时序来拟定对存储
器旳存储速度旳要求 ；在存储芯片已拟定旳情况下， 则应考虑是否需要迁入TW周期等。
• 背面设计，假设能配合，不考虑插入电路。
3、存储器旳地址分配和片选问题
因为目前单片存储器旳容量依然是有限旳，所以 总是要由许多片才干构成一定容量旳存储器。
位地址线）。
虚拟存储器程序占用存储空间，可达246字节。
实存储器
由32位 RAM
地址
ROM
232＝4G
虚存储器 磁盘 设备
246＝64T
•虚拟存储器实际上是由磁盘等外存储器旳支持来 实现旳，即由操作系统把磁盘存储器当主存来使 用，以扩大内存。
所以，存储器和CPU旳连接，有三个部分： （1）、地址线旳连接； （2）、数据线旳连接； （3）、控制线旳连接。 在详细连接时应考虑下面问题：
1、CPU总线旳负载能力
在微机系统中，CPU经过总线与数片存储器和若干I/O 芯片相连，而这些芯片可能为TTL器件，或MOS器 件，所以构成系统时CPU总线能否支持其负载是必须 考虑旳问题。
24 ——VCC ——A8 ——A9 ——WE ——OE ——A10 ——CE ——D7 ——D6 ——D5 ——D4
13 ——D3
引脚功能
D0－D7 8位数据输入／输出 A0-A10地址输入 ,11位
CE 片选（芯片允许） WE 写允许 OE 输出允许
一般RAM都有这三个控制端
• 2K*8=2024*8=16384个基本元电路，用11根地址 线对其进行译码，以便对2K个单元进行选择，选 中旳8bit位同步输入/输出，数据旳方向由CE， WE，OE一起控制。
旳存取时间tRC或tWC；一般以CPU旳时序来拟定对存储
器旳存储速度旳要求 ；在存储芯片已拟定旳情况下， 则应考虑是否需要迁入TW周期等。
• 背面设计，假设能配合，不考虑插入电路。
3、存储器旳地址分配和片选问题
因为目前单片存储器旳容量依然是有限旳，所以 总是要由许多片才干构成一定容量旳存储器。
阎石《数字电子技术基础》(第6版)配套题库-考研真题精选(第5~8章)【圣才出品】
2 / 93
圣才电子书 十万种考研考证电子书、题库视频学习平台
B．ROM 是用于存储固定信息的，因此不可以用来实现逻辑函数 C．ROM 可作为 PLD 实现多输出组合逻辑函数 D．ROM 中存储的信息是固定的，因此 ROM 的存储容量不可以扩展 【答案】C 【解析】ROM 是由存储矩阵、地址译码器和输出电路组成的；ROM 的存储容量是可 以扩展的；ROM 芯片配合门电路是可以实现组合逻辑函数的，故选 C。
输人地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储 单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从 字线选中的一行存储单元中再选 l 位（或几位），使这些被选中的单元经读/写控制电路与输 入/输出端接通，以便对这些单元进行读、写操作。
7．若用 32K×8 位的 CMOS 静态 RAM 芯片组成 256K×16 位的存储器系统，共需要 ______片芯片。[北京邮电大学 2015 研]
3．信息即能读出又能写入，但信息非永久性保存的半导体存储器是（ ）。[江苏大 学 2016 研]
A．固定 ROM B．EPROM C．E2PROM D．静态 RAM 【答案】D 【解析】ABC 三项都属于只读存储器，它只能读出数据。
4．欲使 JK 触发器按 Qn＋1＝Qn 工作，可使 JK 触发器的输入端为以下哪几种情况？ （ ）[北京邮电大学 2015 研]
6．在下列触发器电路中，能够使 Qn1 Qn 的是（ ）。[山东大学 2019 研]
A．
B．
C．
【答案】A 【K′Q 可知，A 项可以实现； B 项是下降沿触发的 D 触发器，实现 Q*＝D＝1；C 项是下降沿触发的 JK 触发器，实现 Q* ＝Q＋Q′＝1。
圣才电子书 十万种考研考证电子书、题库视频学习平台
B．ROM 是用于存储固定信息的，因此不可以用来实现逻辑函数 C．ROM 可作为 PLD 实现多输出组合逻辑函数 D．ROM 中存储的信息是固定的，因此 ROM 的存储容量不可以扩展 【答案】C 【解析】ROM 是由存储矩阵、地址译码器和输出电路组成的；ROM 的存储容量是可 以扩展的；ROM 芯片配合门电路是可以实现组合逻辑函数的，故选 C。
输人地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储 单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从 字线选中的一行存储单元中再选 l 位（或几位），使这些被选中的单元经读/写控制电路与输 入/输出端接通，以便对这些单元进行读、写操作。
7．若用 32K×8 位的 CMOS 静态 RAM 芯片组成 256K×16 位的存储器系统，共需要 ______片芯片。[北京邮电大学 2015 研]
3．信息即能读出又能写入，但信息非永久性保存的半导体存储器是（ ）。[江苏大 学 2016 研]
A．固定 ROM B．EPROM C．E2PROM D．静态 RAM 【答案】D 【解析】ABC 三项都属于只读存储器，它只能读出数据。
4．欲使 JK 触发器按 Qn＋1＝Qn 工作，可使 JK 触发器的输入端为以下哪几种情况？ （ ）[北京邮电大学 2015 研]
6．在下列触发器电路中，能够使 Qn1 Qn 的是（ ）。[山东大学 2019 研]
A．
B．
C．
【答案】A 【K′Q 可知，A 项可以实现； B 项是下降沿触发的 D 触发器，实现 Q*＝D＝1；C 项是下降沿触发的 JK 触发器，实现 Q* ＝Q＋Q′＝1。
第五章存储器
②读写方式 RAM：随机存取存储器 ROM：只读存储器
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
单片机教程 第5章-存储器
MOS存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点、作用以及制造工艺可分为： 存储器按工作特点
动态DRAM 数据存储器 动态 RAM Random Access Memory 静态SRAM 静态 MOS存储器 存储器 掩膜ROM — Read Only Memory 非易失 掩膜 ROM 现场可编程 现场可编程PROM — Programmable ROM 程序存储器 可擦可编程EPROM — Erasable PROM 可擦可编程 电可擦可编程E 电可擦可编程 2ROM — Electrically EPROM 闪速存储器 — Flash Memory
第5章：半导体存储器
本章基本要求： 本章基本要求：
1、存储器基本概念 2、RAM、ROM存储器工作原理RAM、ROM存储器工作原理 存储器工作原理51单片机系统外部存储器的连接 单片机系统外部存储器的连接* 3、51单片机系统外部存储器的连接*
单极性MOS存储器分类 存储器分类 单极性
易失
双极性存储器有TTL、ECL
5.1
半导体存储器基础
1、单译码编址存储器 如图：注意地址译码器、存储器阵列。 如图：注意地址译码器、存储器阵列。
5.1
半导体存储器基础
2、双译码编址存储器 如图：注意它的译码与选中单元的过程。 如图：注意它的译码与选中单元的过程。
5.2
只读存储器ROM 只读存储器
特点： 存放的信息是固定的， 特点 ： 存放的信息是固定的 ， 不会随停电而 丢失。在使用过程中，其信息只可以读取， 丢失 。 在使用过程中 ， 其信息只可以读取 ， 不可 以改写。 以改写。 常用的ROM种类有： ROM种类有 常用的ROM种类有： 掩模ROM 由制造厂家写入信息。 ROM， 1、掩模ROM，由制造厂家写入信息。 PROM，由用户一次性写入信息。 2、PROM，由用户一次性写入信息。 EPROM，多次可改写ROM ROM， 3、EPROM，多次可改写ROM，可由用户使用紫外线 灯擦除再次写入信息。 灯擦除再次写入信息。 EEPROM，可用电脉冲擦除， 4、EEPROM，可用电脉冲擦除，并再次由用户写入 信息。 信息。
第五章 存储器
a. 静态RAM (速度快,存储容量小,集成度低,无需刷新 ) b. 动态RAM (速度慢,存储容量大,集成度高,需刷新 )
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
微机原理及接口技术课件第5章 存储器
引脚号
2764
27128
27256
27512
引脚号
2764
27128
27256
27512
1
VPP
VPP
VPP
A15
15
D3
D3
D3
D3
2
A12
A12
A12
A12
16
D4
D4
D4
D4
3
A7
A7
A7
A7
17
D5
D5
D5
D5
4
A6
A6
A6
A6
18
D6
D6
D6
D6
5
A5
A5
A5
A5
19
D7
D7
D7
D7
6
A4
例如：6264静态RAM的容量为8K x 8bit NMC41257的容量为256K x 1bit
某一芯片有多少个存储单元，每个存储单元存储若干位，由于其数值一般 都比较大，存储容量常以字节（Byte）表示。因此常以K表示210，以M表示 220，G表示230。如256KB等于256×210×8bit，32MB等于32×220×8bit。
A4
行 译
存储器阵列
VCC
…
…
码
128x128
GND
A10
WE
I/O1
…
…
…
输入数 据控制
列I/O 列译码
OE
I/O8
CE
…
… …
…
CE
1
WE
0 0
＆ 0
A0A1A2A3
0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
★待输出控制信号OE=0时，被选中的数据被送至 I/O线上
6116的工作过程
写操作
★写入时，片选信号CS=0，表示选中该芯片
★当WE=0,表示是写操作
★经译码器译码，确定写入单元（8位）的地址
★将此时I/O线上的数据送入被选中的存储单元
典型存储芯片_动态RAM2164
16引脚；容量为：64K*1位
A19～A16可取16种不同的组合，因此，每一片2732都对 应着16个不同的地址空间 多个存储地址都可以选中同一个存储数据(或称同一存
储单元具有多个地址)的情况称为“地址重叠”
3-8译码器简介
三个控 制端子
74L138译码器
16引脚
3个译码输入信号，8种译码输出, Y0---Y7，均为 低电平信号 3个控制信号输入引脚；只有G1=1、G2A=0、 G2B=0时，才允许A、B、C输入并译码
用CPU地址总线的低位实现“字选”
称为“芯片内部译码”
由存储芯片的内部译码器完成
用CPU地址总线的高位实现“片选”
称为“芯片外部译码” 有多种译码方式实现
发送一个20为地址 寻址一个存储单元
确定芯片的地址空间
高 位 地 址 线
CE片选 控制信号 数据线若干条 内部地址线若干条 译码器
与CPU控制总线的连接
8086 CPU与存储器连接的控制信号主要有：地 址锁存信号ALE、选择信号IO/M，读/写信号
RD和WR，准备就绪信号READY等
存储器控制信号引脚或其他存储器组件的引脚
分别与CPU上述对应信号线相连
与CPU地址总线的连接
存储器是经“扩充”而成的 存储器寻址的基本要求是：CPU发出一个地址，只能找
位扩充
存储器的存储位数是一个字节
芯片的存储位数不足一个字节时，需要位扩充为8位 将多个芯片组成一组，地址线及控制信号线分别连接在 一起，各片的数据线分别独立连接到不同的数据总线上 扩充为一个字节的数据存储空间
其他信号分别连接在一起；一起CPU同时选中多个“片”
例5-3及数据线连接图示
存储器由多存储单元构成；具有确定的存储容量 存储单元有唯一的20位的物理地址
8086/8088使用20位地址线寻址存储器
存储器分为只读存储ROM和(静态和动态)随机存 储RAM
基本存储电路
使用不同的电子器件，构成具有两个稳定状态 的存储基本电路；存储二进制数据信息 一个存储基本电路，存储一个二进制的“位”
线选译码 (例5-6)
8086 CPU A16~A19 A15 A14 A13
A12
CE A11~A0 CE A11~A0 CE A11~A0
2732 #3
CE A11~A0
2732 #4
A11~A0
2732 #1 2732 #2
OE D7~D0 RD D 7 ~D 0
OE D7~D0
OE D7~D0
存储矩阵
以上的图示是一个4*4的存储矩阵 可以存储16个二进制的位 称它的容量记为：16*1位 如将矩阵增加为128*128，则可实现更大规模的存储
行、列各至少需要7条地址线，共同确定一个存储电路
容量记为：16K*1位 行 译 码 128*128 矩阵 列 译 码
数据线数与地址线数问题
若构成指定容量的存储体，需要
由多片扩充而成
内部地址线、数据线、读写控制 信号线分别连接在一起；但片选 线独立地连接到译码器的不同输
存 储 器
出端
CPU一次读写选中一个片
例5-4及数据线连接图示
用Intel2114芯片构成容量为4KB的SRAM存储
器系统：
Intel2114芯片的容量为1K×4位，字长为4位，
存储器芯片数量的选择例
选用2164（64K×1位）构成一个256KB的存储器，计 算确定所需芯片的数量
解：首先根据存储位数要求，计算确定所需芯片数
量：8位÷芯片的存储位数=8÷1=8(片) 然后根据存储单元数量要求，计算确定所需芯片数 量：存储器的存储单元数量÷芯片的存储单元数量 =256K÷64K=4(片) 最后得到，构造本题要求的存储器，共需要2164芯 片的数量：8×4=32(片)
因此首先要采用位扩充的方法，用两片芯片 组成1K×8位的芯片组；再对芯片组采用字 扩充的方法来扩充容量，需要4组芯片组构成 4KB的容量；共需要8片2114芯片
与CPU数据总线的连接
存储器与CPU数据总线的连接
位扩充时：各片分别连接到数据总线的不同
位线上
字扩充时：各片数据线均连接到数据总线上
位线—输出或输入该位数据 也称数据线 存储基本 电路
字线—选中该电路 也称地址线；可分 为行线和列线
基本存储电路例
行选择信号
T1 Cs
刷新放大器 列选择 信号 T2 数据 I/O 线
存储矩阵
存储矩阵，存储多个二进制的位数据 对于以下矩阵，选中某一个存储电路，至少需 要4条地址线 需要1条数据线
译码器真值表
G1 1 1 1 1 1 1 1 1 G2A 0 0 0 0 0 0 0 0
其他值
G2B 0 0 0 0 0 0 0 0
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
输出 Y0=0 ；其余均为1 Y1=0 ；其余均为1 Y2=0 ；其余均为1 Y3=0 ；其余均为1 Y4=0 ；其余均为1 Y5=0 ；其余均为1 Y6=0 ；其余均为1 Y7=0 ；其余均为1 均输出全1
第2主题 存储器的设计
存储芯片的扩充 存储器与CPU的连接
存储器芯片数量的选择
存储器芯片的选择方法：
首先根据存储的数据位数计算所需芯片的数 量：8位÷芯片的存储位数 然后再根据存储器的存储单元数量计算所需 芯片的数量：存储器的存储单元数量÷芯片 的存储单元数量
最后综合得到最终的芯片数量
芯片外部译码的意义
意义：
将输入的CPU一组高位地址信号通过变换，产生一个有
效的控制信号，传送到存储芯片的CE(片选端)引脚，用 于选中某一个存储芯片
常用的译码方法分为
线选译码 译码器译码
部分地址译码 全地址译码
线选译码
线选法就是用除片内寻址线之外的高位地址线，直 接地接至各个存储芯片的片选端；
数据I/O1 数据I/O2
存储容量计算
一般的，若某存储器件有M位地址总线、N位数据
总线，表示存储单元的数量为2M个，每个存储单元 可存储N位二进制代码信息；则存储容量表示为 2M×N(位)
例 ：假设某存储器件的地址线为16位，存储字长为
8位，则其存储容量为多少？
该存储器件中M为16位，N为8位，则其存储容量为：
当某地址线信号为“0”时，就选中与之对应的存储
芯片
特点：不需要地址译码设备，线路简单，适用于连
接存储芯片较少的场合
线选译码例5-5
A13 A14 CE 2764 2# CE 2764 1#
A12～A0
芯片地址空间的计算方法
地址范围＝高地址线的取值+片内的基 本地址范围
基本地址=片内地址线全取0时的值到 全取1时的值
到某一片存储器芯片上的某个存储单元；或只能找到由
一组芯片经扩充而成的某个存储单元
这包含着两个“寻址”的意义
找到目标片或找到目标组----称为“片选” 在目标片或目标组中找到目标存储单元----称为“字选”
片内地址与片外地址
根据所选用的半导体存储器芯片地址线的多少，把CPU 的地址线分为芯片外地址线和芯片内地址线
A ～A A00～A7 7
半导体存储器
最终的存储器是以“字节”为存储单位的；但 存储芯片的存储单位是“位”，而不一定是字
节；既便是8位，也不一定能满足存储器的容量
要求
一个存储器往往由多个存储芯片扩充组成
位扩充 字扩充
采用多级结构构成存储体系
考虑和兼顾的因素为
速度 容量
成本
基本存储电路-存储矩阵-存储体-存储芯片-存储器-存储体系
OE D7~D0
2732芯片；4K*8位；12条地址线
四个存储器芯片的地址分配
地址重叠的意义
以上并未考虑A19—A16最高位地址线的取值；他们取不
同的值，就会出现同一芯片中的“地址重复”
如均取0000，则地址空间为0E000H—0EFFFH 如均取1111，则地址空间为FE000H--FEFFFH
4个128*128的存储矩阵
存储芯片只提供8条地址线；对于CPU为实现64K
的寻址，送来的16条地址线--分时复用:
行地址选通信号----送8位行地址锁存器 列地址选通信号----送8位列地址锁存器
2164芯片的引脚
A0～A7：8根地址引脚，用来接收8 位的行、列地址 RAS：行地址选通信号，低电平有效 CAS：列地址选通信号，低电平有效 WE ：写允许控制信号，输入 DIN：数据输入引脚，被写入的数据从此写入存储
DOUT：数据输出引脚，读出的数据从此输出到数据总线
VDD：+5V 电源引脚 Vss：接地引脚
N/C：空引脚(暂未定义)