第5章_半导体存储器

当某地址线信号为“0”时，就选中与之对应的存储
芯片

特点：不需要地址译码设备，线路简单，适用于连
接存储芯片较少的场合
线选译码例5-5
A13 A14 CE 2764 2# CE 2764 1#
A12～A0
芯片地址空间的计算方法

地址范围＝高地址线的取值+片内的基 本地址范围

基本地址=片内地址线全取0时的值到 全取1时的值
芯片外部译码的意义

意义：
将输入的CPU一组高位地址信号通过变换，产生一个有
效的控制信号，传送到存储芯片的CE(片选端)引脚，用 于选中某一个存储芯片
常用的译码方法分为

线选译码 译码器译码

部分地址译码 全地址译码
线选译码

线选法就是用除片内寻址线之外的高位地址线，直 接地接至各个存储芯片的片选端；
A0
A1 A2
行 译 码 器
列 译 码 器
如每次可传送4个二进制位 存储单元与地址线数有对 仍是4*4矩阵 则只有4个存储单元，每个存4位 应关系: 单元数=2地址线数 但每次可传送2个二进制位 容量为4*4位 地址线的任务是“寻”存 此2个位来自1个存储单元 只需要2条地址线 储单元 共8个存储单元,每个存2位 但需要4条数据线 数据线与单元存储的位数 地址线共只需3条 有对应关系: 需要两条数据线 两者相等 一条数据线传送1位 存储容量为 8*2位 数据线的任务是“传送” 若干位的数据 存储容量可表示为： 存储单元数*各单元的位数
64K×8位 (容量为64KB)
存储体与存储芯片 寄存器分别用于暂存待读出
或待写入的数据和CPU送来 读 地 的地址；读写的数据经驱动 数 地 写 地 址 放大后传送 数 据 址 驱 址 提供片选和读/写等控制逻 寄 据 寄 译 存储体 动 总 存 存 总 辑信号，完成对被选中单元 码 电 线 器 器 线 器 中各位数据的读／写操作 路 接收CPU 送来的Ｎ位地 址信号，并译出存储单 控制电路 元的具体地址，选择并 信息存储的主体和核心， 确定与具体地址相对应 是存储单元的集合体；存 控制总线信号 的存储单元 储单位是字节 若干存储矩阵共同构成一个存储体 存储体以及其他译码控制器件共同构成存储芯片 …
与CPU控制总线的连接

8086 CPU与存储器连接的控制信号主要有：地 址锁存信号ALE、选择信号IO/M，读/写信号
RD和WR，准备就绪信号READY等

存储器控制信号引脚或其他存储器组件的引脚
分别与CPU上述对应信号线相连
与CPU地址总线的连接

存储器是经“扩充”而成的 存储器寻址的基本要求是：CPU发出一个地址，只能找
半导体存储芯片的主要引脚
典型存储芯片_静态RAM 6116


24引脚 存储容量为 2K*8位(B)
存储体是一个128*128的矩阵
6116有8条数据线，存储单元存储8位，是 8位存储的芯片
故有2K（27*27/23=211）个存储单元
至少需要11条地址线寻址2K的存储单元 行地址7条，寻址128行；列地址只有4条，

存储器由多存储单元构成；具有确定的存储容量 存储单元有唯一的20位的物理地址
8086/8088使用20位地址线寻址存储器
存储器分为只读存储ROM和(静态和动态)随机存 储RAM
基本存储电路


使用不同的电子器件，构成具有两个稳定状态 的存储基本电路；存储二进制数据信息 一个存储基本电路，存储一个二进制的“位”
可寻16根（组）列线
128列
但只有4条地址线 寻址；共可寻址16 条列线；1条列线 将控制8列 即同时可读写8位
128行 7条地址线寻址 可寻址128条行线
6116的工作过程

读操作
★片选CS=0有效,表示被选中
★由CPU送来的地址信号经地址输入线A10~A0送 入地址锁存器 ★该地址被先后送入行(7位)、列(4位)地址译码器 ★根据译码值，选中一个存储单元（8位）的数据
存储器芯片数量的选择例

选用2164（64K×1位）构成一个256KB的存储器，计 算确定所需芯片的数量

解：首先根据存储位数要求，计算确定所需芯片数
量：8位÷芯片的存储位数=8÷1=8(片) 然后根据存储单元数量要求，计算确定所需芯片数 量：存储器的存储单元数量÷芯片的存储单元数量 =256K÷64K=4(片) 最后得到，构造本题要求的存储器，共需要2164芯 片的数量：8×4=32(片)

片外地址线，经地址译码器译码后输出，作为存储 器芯片的片选信号，用来选中CPU所要访问的存储 器芯片----片外译码----实现片选

片内地址线，直接接到所要访问的存储器芯片的地
址引脚，用来直接选中该芯片存储矩阵中的一个存 储单元----片内译码----实现字选
存储器的片选与字选的实现

一定是

A ～A A00～A7 7
半导体存储器

最终的存储器是以“字节”为存储单位的；但 存储芯片的存储单位是“位”，而不一定是字
节；既便是8位，也不一定能满足存储器的容量
要求

一个存储器往往由多个存储芯片扩充组成

位扩充 字扩充
采用多级结构构成存储体系

考虑和兼顾的因素为

速度 容量

成本
基本存储电路-存储矩阵-存储体-存储芯片-存储器-存储体系
微机原理及应用
北京科技大学 理工类(非计算机专业)相关专业适用
计算机与通信工程学院
第5章 半导体存储器
主要内容
第1主题 半导体存储器概述 基本存储电路-存储矩阵-存储体-存储芯片-存储器 第2主题 存储器的设计
第1主题 半导体存储器概述


以半导体作为存储介质
一个电子元器件存储一个二进制位；存储8个二 进制位称为一个存储单元
用Intel 2114(1K×4位)的SRAM芯片组成一个
1K×8位的存储器，计算需要的芯片数量并画
出扩充的连接示意图 通过计算得到所需的芯片数量为： 8位÷芯片的存储位数=8÷4=2(片)
字扩充

各芯片的存储位数均为一个字节
6116为2K*8位芯片 D7…D0 8 1# 6116 2# 6116 3# 6116 4# 6116 KB
数据I/O1 数据I/O2
存储容量计算

一般的，若某存储器件有M位地址总线、N位数据
总线，表示存储单元的数量为2M个，每个存储单元 可存储N位二进制代码信息；则存储容量表示为 2M×N(位)

例 ：假设某存储器件的地址线为16位，存储字长为
8位，则其存储容量为多少？

该存储器件中M为16位，N为8位，则其存储容量为：
因此首先要采用位扩充的方法，用两片芯片 组成1K×8位的芯片组；再对芯片组采用字 扩充的方法来扩充容量，需要4组芯片组构成 4KB的容量；共需要8片2114芯片
与CPU数据总线的连接
存储器与CPU数据总线的连接


位扩充时：各片分别连接到数据总线的不同
位线上

字扩充时：各片数据线均连接到数据总线上
到某一片存储器芯片上的某个存储单元；或只能找到由
一组芯片经扩充而成的某个存储单元

这包含着两个“寻址”的意义
பைடு நூலகம்
找到目标片或找到目标组----称为“片选” 在目标片或目标组中找到目标存储单元----称为“字选”
片内地址与片外地址

根据所选用的半导体存储器芯片地址线的多少，把CPU 的地址线分为芯片外地址线和芯片内地址线
位线—输出或输入该位数据 也称数据线 存储基本 电路
字线—选中该电路 也称地址线；可分 为行线和列线
基本存储电路例
行选择信号
T1 Cs
刷新放大器 列选择 信号 T2 数据 I/O 线
存储矩阵


存储矩阵，存储多个二进制的位数据 对于以下矩阵，选中某一个存储电路，至少需 要4条地址线 需要1条数据线
线选译码 (例5-6)
8086 CPU A16~A19 A15 A14 A13
A12
CE A11~A0 CE A11~A0 CE A11~A0
2732 #3
CE A11~A0
2732 #4
A11~A0
2732 #1 2732 #2
OE D7~D0 RD D 7 ~D 0
OE D7~D0
OE D7~D0

A19～A16可取16种不同的组合，因此，每一片2732都对 应着16个不同的地址空间 多个存储地址都可以选中同一个存储数据(或称同一存

储单元具有多个地址)的情况称为“地址重叠”
3-8译码器简介
三个控 制端子

74L138译码器


16引脚
3个译码输入信号，8种译码输出, Y0---Y7，均为 低电平信号 3个控制信号输入引脚；只有G1=1、G2A=0、 G2B=0时，才允许A、B、C输入并译码


位扩充


存储器的存储位数是一个字节
芯片的存储位数不足一个字节时，需要位扩充为8位 将多个芯片组成一组，地址线及控制信号线分别连接在 一起，各片的数据线分别独立连接到不同的数据总线上 扩充为一个字节的数据存储空间


其他信号分别连接在一起；一起CPU同时选中多个“片”
例5-3及数据线连接图示

若构成指定容量的存储体，需要
由多片扩充而成

内部地址线、数据线、读写控制 信号线分别连接在一起；但片选 线独立地连接到译码器的不同输
存 储 器
出端

CPU一次读写选中一个片
例5-4及数据线连接图示

用Intel2114芯片构成容量为4KB的SRAM存储
器系统：

Intel2114芯片的容量为1K×4位，字长为4位，
用CPU地址总线的低位实现“字选”

称为“芯片内部译码”
由存储芯片的内部译码器完成

用CPU地址总线的高位实现“片选”

称为“芯片外部译码” 有多种译码方式实现
发送一个20为地址 寻址一个存储单元
确定芯片的地址空间
高 位 地 址 线
CE片选 控制信号 数据线若干条 内部地址线若干条 译码器
OE D7~D0
2732芯片；4K*8位；12条地址线
四个存储器芯片的地址分配
地址重叠的意义

以上并未考虑A19—A16最高位地址线的取值；他们取不
同的值，就会出现同一芯片中的“地址重复”

如均取0000，则地址空间为0E000H—0EFFFH 如均取1111，则地址空间为FE000H--FEFFFH
第2主题 存储器的设计

存储芯片的扩充 存储器与CPU的连接
存储器芯片数量的选择

存储器芯片的选择方法：

首先根据存储的数据位数计算所需芯片的数 量：8位÷芯片的存储位数 然后再根据存储器的存储单元数量计算所需 芯片的数量：存储器的存储单元数量÷芯片 的存储单元数量


最后综合得到最终的芯片数量
DOUT：数据输出引脚，读出的数据从此输出到数据总线
VDD：+5V 电源引脚 Vss：接地引脚
N/C：空引脚(暂未定义)
无片选信号；以RAS和CAS替代
2164 DRAM 内部结构框图
2164 DRAM工作方式和时序
• RAS=0，传送行地址；CAS=0，传送列地址
• 读写控制信号 WE，当WE=1为读，WE=0为写
4个128*128的存储矩阵
存储芯片只提供8条地址线；对于CPU为实现64K
的寻址，送来的16条地址线--分时复用:

行地址选通信号----送8位行地址锁存器 列地址选通信号----送8位列地址锁存器
2164芯片的引脚
A0～A7：8根地址引脚，用来接收8 位的行、列地址 RAS：行地址选通信号，低电平有效 CAS：列地址选通信号，低电平有效 WE ：写允许控制信号，输入 DIN：数据输入引脚，被写入的数据从此写入存储

译码器真值表
G1 1 1 1 1 1 1 1 1 G2A 0 0 0 0 0 0 0 0
其他值
G2B 0 0 0 0 0 0 0 0
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
输出 Y0=0 ；其余均为1 Y1=0 ；其余均为1 Y2=0 ；其余均为1 Y3=0 ；其余均为1 Y4=0 ；其余均为1 Y5=0 ；其余均为1 Y6=0 ；其余均为1 Y7=0 ；其余均为1 均输出全1
★待输出控制信号OE=0时，被选中的数据被送至 I/O线上
6116的工作过程

写操作
★写入时，片选信号CS=0，表示选中该芯片
★当WE=0,表示是写操作
★经译码器译码，确定写入单元（8位）的地址
★将此时I/O线上的数据送入被选中的存储单元
典型存储芯片_动态RAM2164


16引脚；容量为：64K*1位
存储矩阵

以上的图示是一个4*4的存储矩阵 可以存储16个二进制的位 称它的容量记为：16*1位 如将矩阵增加为128*128，则可实现更大规模的存储


行、列各至少需要7条地址线，共同确定一个存储电路
容量记为：16K*1位 行 译 码 128*128 矩阵 列 译 码
数据线数与地址线数问题