计算机组成原理第五章第讲指令周期

合集下载

计算机组成原理教案(第五章)

(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。情况（1）大部分操作序列安排在固定的机器周期中，对某些时间难以确定的操作则以执行部件的“回答”信号作为本次操作的结束；情况（2）机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控制字段判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术

计算机组成原理第6版(白中英)第5章中央处理器

11
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。在一个CPU周期内，要完成若干个微操作。这些微操作有的可以同时执行，有的需要按先后次序串行执行。因而需要把一个CPU周期分为若干个相等的时间段，每一个时间段称为一个节拍脉冲或T周期。时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和；指令周期常用若干个CPU周期来表示。又称机器周期，一般为从内存读取一条指令字的最短时间；一个CPU周期可以完成CPU的一个基本操作。一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周期CPU。
求操作数有效地址
14
5.2.1 指令周期的基本概念一个简单的程序
地址指令
说明
100

计算机组成原理第5章中央处理器

19
第二节一、指令执行分析任何一条指令的执行都要经过读取指令、分析指令和执行指令三个阶段。指令执行过程一般可分为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、计算机的功能是执行程序。执行程序时，计算机操作由一系列指令周期组成，每个周期执行一条机器指令，而每个指令周期又由若干个机器周期组成，一种通常的办法是分解成取指、取操作数、执行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式计算机的基本任务是执行指令。执行一条指令的过程是分为若干步来实现的，每一步对应某些微操作。由于不同指令所对应的微操作及繁简程度大不相同，因而每条指令和每个微操作所需的执行时间也不相同，这就需要引入时序信号来对这些微操作进行定时控制。时序控制方式，就是指微操作与时序信号之间采取何种关系。按照同步或非同步的关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称为指令周期。不同的指令，其功能不同，其指令周期长短也就可以不同。在系统中，通常不为指令周期设置时间标志信号，因而也不将其作为时序的一级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件按自身固有的速度工作，通过应答方式进行联络，常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、根据什么条件、发什么命令、做什么操作。因此，产生微命令的基本依据是时间、指令代码、状态、外部请求等。这些信息或作为逻辑变量，经组合逻辑电路产生微命令序列；或形成相应的微程序地址，通过执行微指令直接产生微命令序列。按照微命令的产生方式，可将控制器分为组合逻辑控制器和微

计算机组成原理指令周期课件

指令周期的组成
取指、解码、执行、访存、写回等阶段。
指令周期的组成
解码
将指令寄存器中的操作码进行解码，确定指令的操作类型和操作数所在的位置。
访存
根据需要访问主存或缓存以获取操作数或结果。
取指
从内存中取出指令并存放到 CPU的指令寄存器中。
执行
根据指令的操作码进行相应的运算或逻辑操作。
写回
将运算或逻辑操作的结果写回到寄存器或内存中。
02
计算机指令周期的阶段
取指阶段
取指
在此阶段，计算机从内存中获取指令。这是通过将程序计数器（PC）的值送到地址总线上，然后从内存中读取相应的指令来实现的。
指令寄存器（IR）
取回的指令被存储在指令寄存器中，等待进一步的解码。
解码阶段
解码
在这一阶段，指令被解码以确定需要执行的操作和操作数。这通常涉及到将指令的各个部分（操作码和操作数）分开。
数据总线
数据总线用于在CPU和内存之间传输数据。它从内存中读取数据或将数据写入内存。
写回阶段
写回
在这一阶段，计算或数据传输的结果被写回到寄存器或内存中。这是为了保存结果，并准备下一次的指令周期。
VS
通用寄存器
执行阶段的结果被写回到通用寄存器中，等待在下一个指令周期中使用。
03
CPU指令周期的实现
02
03
并行化处理
缓存技术
利用多核处理器和并行计算技术，将多个任务并行处理，减少单个任务的执行时间。
利用高速缓存存储常用数据和指令，减少对内存的访问次数，降低指令周期数。
优化指令周期的并行性
多线程处理
通过同时执行多个线程，充分利用处理器资源，提高指令周期的并行性。

计算机组成原理第五章答案

第5章习题参考答案1．请在括号内填入适当答案;在CPU 中：1保存当前正在执行的指令的寄存器是 IR ； 2保存当前正在执行的指令地址的寄存器是 AR3算术逻辑运算结果通常放在 DR 和通用寄存器 ;2．参见图的数据通路;画出存数指令“STO Rl,R2”的指令周期流程图,其含义是将寄存器Rl 的内容传送至R2为地址的主存单元中;标出各微操作信号序列; 解：STO R1, R2的指令流程图及微操作信号序列如下：3．参见图的数据通路,画出取数指令“LAD R3,R0”的指令周期流程图,其含义是将R3为地址主存单元的内容取至寄存器R2中,标出各微操作控制信号序列; 解：LAD R3, R0的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz,要求产生5个等间隔的节拍脉冲,试画出时序产生器的逻辑图; 解： 5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns,T 2=400ns,T 3=200ns,试画出时序产生器逻辑图;解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可;所以取时钟源提供的时钟周期为200ns,即,其频率为5MHz.；由于要输出3个节拍脉冲信号,而T 3的宽度为2个时钟周期,也就是一个节拍电位的时间是4个时钟周期,所以除了C 4外,还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =,由此可画出逻辑电路图如下：6．假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的;已知微指令长度为32位,请估算控制存储器容量; 解：80条指令,平均每条指令由4条微指令组成,其中有一条公用微指令,所以总微指令条数为80 4-1+1=241条微指令,每条微指令32位,所以控存容量为：24132位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作;下表列出各条指令所要求的模式控制码,其中y 为二进制变量,φ为0或l 任选;2,S l ,C 的逻辑表达式;由表可列如下逻辑方程 M=GS 3=H+D+FS 2=A+B+D+H+E+F+G S 1=A+B+F+G C=H+D+Ey+Fy8．某机有8条微指令I1—I8,每条微指令所包含的微命令控制信号如下表所示;a—j分别对应10种不同性质的微命令信号;假设一条微指令的控制字段仅限为8位,请安10位控制字段,现控制字段仅限于8位,那么,为了压缩控制字段的长度,必须设法把一个微指令周期中的互斥性微命令组合在一个小组中,进行分组译码;经分析,e,f,h和b,i,j、或d,i,j和e,f,h、或g,b,j和i,f,h均是不可能同时出现的互斥信号,所以可将其通过2:4译码后输出三个微命令信号00表示该组所有的微命令均无效,而其余四个微命令信号用直接表示方式;因此可用下面的格式安排控制字段;e f h b i je f h d i jf h i bg j9μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位,P1和P2为判别标志,C为进位标志,IR5和IR6为指令寄存器的相应位,T4为时钟周期信号;说明上述逻辑表达式的含义,画出微地址转移逻辑图;解：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR·T4+P2·C·T4用触发器强置端低有效修改,前5个表达式用“与非”门实现,最后1个用“与或非”门实现μA2、μA1、μA触发器的微地址转移逻辑图如下：其他略10．某计算机有如下部件,ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0R3,暂存器C和D;1请将各逻辑部件组成一个数据通路,并标明数据流动方向;2画出“ADD R1,R2”指令的指令周期流程图;解：1 设该系统为单总线结构,暂存器C和D用于ALU的输入端数据暂存,移位器作为ALU输出端的缓冲器,可对ALU的运算结果进行附加操作,则数据通路可设计如下：2 根据上面的数据通路,可画出“ADD R1,R2”设R1为目的寄存器的指令周期流程图如下：11．已知某机采用微程序控制方式,控存容量为51248位;微程序可在整个控存中实现转移,控制微程序转移的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式;请问；1微指令的三个字段分别应为多少位2画出对应这种微指令格式的微程序控制器逻辑框图;解：1 因为容量为51248位,所以下址字段需用9位,控制微程序转移的条件有4个,所以判别测试字段需4位或3位译码,因此操作控制字段的位数48-9-4=35位或48-9-3=36位2微程序控制器逻辑框图参见教材图12．今有4级流水线,分别完成取指、指令译码并取数、运算、送结果四步操作;今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns;请问； 1流水线的操作周期应设计为多少2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第2条指令要推迟多少时间进行3如果在硬件设计上加以改进,至少需推迟多少时间答：1 流水操作周期为max100,100,80,50=100ns2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么在第1条指令“送结果”步骤完成后,第2条指令的“取数”步骤才能开始,也就是说,第2条指令要推迟两个操作周期,即200ns 才能进行;3 如果在硬件设计上加以改进,采用定向传送的技术,则只要第1条指令完成“运算”的步骤,第2条指令就可以“取数”了,因此至少需推迟100ns;13．指令流水线有取指IF 、译码ID 、执行EX 、访存MEM 、写回寄存器堆WB 五个过程段,共有20条指令连续输入此流水线;1画出流水处理的时空图,假设时钟周期为100ns;2求流水线的实际吞吐率单位时间里执行完毕的指令数; 3求流水线的加速比; 解：1 流水处理的空图如下,其中每个流水操作周期为100ns ：空间S I 1 I 2 I 15 I 16 I 17 I 18 I 19 I 20WB MEM EXIDIF123456192021222324时间T2 流水线的实际吞吐量：执行20条指令共用5+119=24个流水周期,共2400ns,所以实际吞吐率为：3 流水线的加速比为：设流水线操作周期为τ,则n指令串行经过k个过程段的时间为nkτ；而n条指令经过可并行的k段流水线时所需的时间为k+n-1τ；故20条指令经过5个过程段的加速比为：14．用时空图法证明流水计算机比非流水计算机具有更高的吞吐率;解：设流水计算机的指令流水线分为4个过程段：IF、ID、EX、WB,则流水计算机的时空图如下：空间S I1I2I3I4I5WBEXIDIF12345678时间T 非流水计算机的时空图：空间S I1I2WB EX ID IF1 2 3 4 5 6 7 8 时间T由图中可以看出,同样的8个操作周期内,流水计算机执行完了5条指令,而非流水计算机只执行完了2条指令；由此,可看出流水计算机比非流水计算机具有更高的吞吐率; 15．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率; 证明：设流水计算机具有k 级流水线,每个操作周期的时间为,执行n 条指令的时间为：()τ⨯-+=1n k T ；吞吐率为：()τ⨯-+=11n k nH而非流水计算机,执行n 条指令的时间为：τ⨯⨯=k n T ；吞吐率为：τ⨯⨯=k n nH 2当n=1时,21H H =；当n>1时,21H H >,即：流水计算机具有更高的吞吐率;16．判断以下三组指令中各存在哪种类型的数据相关 1 I 1 LAD R1,A ； MA →R1,MA 是存储器单元 I 2 ADD R2,Rl ； R2+R1→R2 2 I 1 ADD R3,R4 ； R3+R4→R3 I 2 MUL R4,R5 ； R4R5→R43 I 1 LAD R6,B ； MB →R6,MB 是存储器单元I 2 MUL R6,R7 ； R6 R7→R6 解：1 I 1的运算结果应该先写入R 1,然后再在I 2中读取R 1的内容作为操作数,所以是发生RAW “写后读”相关2 WAR3 RAW 和WAW 两种相关17．参考图所示的超标量流水线结构模型,现有如下6条指令序列： I 1 LAD R1,B ； MB →R1,MB 是存储器单元 I 2 SUB R2,Rl ； R2-R1→R2 I 3 MUL R3,R4 ； R3R4→R3 I 4 ADD R4,R5 ； R4+R5→R4I 5 LAD R6,A ； MA →R6,MA 是存储器单元 I 6 ADD R6,R7 ； R6+R7→R6请画出：1按序发射按序完成各段推进情况图; 2按序发射按序完成的流水线时空图; 解：(1) 按序发射按序完成各段推进情况图如下仍设F 、D 段要求成对输入；F 、D 、W 段只需1个周期；加需要2个周期；乘需要3个周期；存/取数需要1个周期；执行部件内部有定向传送,结果生成即可使用：取指段译码段执行段取/存加法器乘法器写回段1234567891011时钟I1I2超标量流水线的时空图。

西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT

控制信号指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。设计微指令的控制字段，要求保持微指令本身的并行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学计算机学院
计算机组成原理考研辅导
5 第章中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构（二）指令执行过程（三）数据通路的功能和基本结构（四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令微指令格式，微命令的编码方式微地址的形成方式
水平型垂直型混合型
A1 A2 … An-1 An 判断测试字段后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器二、微程序控制器硬布线与微程序控制器的特点：硬布线：速度快，不规整，修改及扩充困难微程序：速度慢，规整，容易修改及扩充

02318自考计算机组成原理(名词解释)总结

第一章1．主机：由CPU、存储器与I/O接口合在一起构成的处理系统称为主机。

2．CPU：中央处理器，是计算机的核心部件，由运算器和控制器构成。

3．运算器：计算机中完成运算功能的部件，由ALU和寄存器构成。

4．ALU：算术逻辑运算单元，负责执行各种算术运算和逻辑运算。

5．外围设备：计算机的输入输出设备，包括输入设备，输出设备和外存储设备。

6．数据：编码形式的各种信息，在计算机中作为程序的操作对象。

7．指令：是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传递以及主机与输入输出设备之间的信息传递，是构成计算机软件的基本元素。

8．透明：在计算机中，从某个角度看不到的特性称该特性是透明的。

9．位：计算机中的一个二进制数据代码，计算机中数据的最小表示单位。

10．字：数据运算和存储的单位，其位数取决于具体的计算机。

11．字节：衡量数据量以及存储容量的基本单位。

1字节等于8位二进制信息。

12．字长：一个数据字中包含的位数，反应了计算机并行计算的能力。

一般为8位、16位、32位或64位。

13．地址：给主存器中不同的存储位置指定的一个二进制编号。

14．存储器：计算机中存储程序和数据的部件，分为内存和外存。

15．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线．地址总线和控制总线。

16．硬件：由物理元器件构成的系统，计算机硬件是一个能够执行指令的设备。

17．软件：由程序构成的系统，分为系统软件和应用软件。

18．兼容：计算机部件的通用性。

19．软件兼容：一个计算机系统上的软件能在另一个计算机系统上运行，并得到相同的结果，则称这两个计算机系统是软件兼容的。

20．程序：完成某种功能的指令序列。

21．寄存器：是运算器中若干个临时存放数据的部件，由触发器构成，用于存储最频繁使用的数据。

22．容量：是衡量容纳信息能力的指标。

23．主存：一般采用半导体存储器件实现，速度较高．成本高且当电源断开时存储器的内容会丢失。

计算机组成原理——指令系统5

15条二地址指令
12 位操作码
1111 1111 0000 1111 1111 0001 1111 1111 1110 … …
16 位操作码
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111 … … …
…
… …
15条一地址指令
16条零地址指令
RISC
RISC——精简指令系统计算机 RISC的优点 RISC通过简化指令功能使计算机结构更为合理从而提高计算速度 RISC将原CISC中复杂指令用子程序代替 I增多，CPI大大减少 P减少
其中：I为目标程序的指令数、CPI每条指令平均周期数
故：指令执行时间P=I*CPI*T
RISC的特点 (1)优先选取使用频率高以及很有用但不复杂的指令。 (2)指令长度固定，指令格式、寻址方式种类少。 (3)除取数/存数指令外，其余指令操作都在寄存器之间。 (4)CPU中通用寄存器数量多。 (5)大部分指令在一个或小于一个机器周期内完成。 (6)以硬布线控制逻辑为主，不用或少用微码控制。 (7)一般用高级语言编程，重视编译优化工作。
• 指令执行阶段不访存 • A 的位数限制了立即数的范围
2. 直接寻址
EA = A 有效地址由形式地址直接给出
寻址特征
主存
LDA
A
A 操作数 ACC
• 执行阶段访问一次存储器
• A 的位数决定了该指令操作数的寻址范围
• 操作数的地址不易修改（必须修改A）
3. 隐含寻址
操作数地址隐含在操作码中
寻址特征
(1) 四地址
8
6
6
6
6
OP A1 A2 A3 A4

《计算机组成原理》第五章知识点

知识点1、输入输出系统的组成：I/O软件（I/O指令、通道指令）、I/O硬件2、I/O设备与主机的联系方式：I/O设备编址方式、设备寻址、传送方式、联络方式、I/O 设备与主机的连接方式(1)I/O设备编址方式：①统一编址：将I/O地址看做是存储器地址的一部分，用取数、存数指令②不统一编址：I/O地址和存储器地址是分开的，所有I/O设备的访问必须有专门的I/O指令(2)设备寻址可由I/O指令的设备码字段直接指出该设备的设备号。

通过接口电路中的设备选择电路，便可选中要交换信息的设备。

(3)传送方式：并行、串行(4)联络方式：①立即响应方式：用于一些工作速度十分缓慢的I/O设备②异步工作采用应答信号联络：用于I/O设备与主机工作速度不匹配时。

③同步工作采用同步时标联络：要求I/O设备与CPU工作的速度完全同步。

3、I/O设备与主机的连接方式(1)辐射式连接方式：要求每台I/O设备都有一套控制线路和一组信号线，因此所用器件和连线较多，对I/O设备的增删比较困难(2)总线连接方式：便于增删设备，被大多数现代计算机所采用4、I/O设备与主机信息传送的控制方式(1)程序查询方式：是由CPU通过程序不断查询I/O设为被是否已经做好准备，从而控制I/O设备与主机交换信息。

要求I/O接口内设置一个能反映I/O设备是否准备就绪的状态标记，CPU通过对此标记的检测，可得知I/O设备的准备情况，从而终止了原程序的执行。

CPU反复查询的过程犹如就地“踏步”。

（串行）CPU工作效率不高。

(2)程序中断方式：CPU在启动I/O设备后，不查询设备是否已经准备就绪，继续执行自身程序，只是当I/O设备准备就绪并向CPU提出中断请求后才予以响应，大大提高了淳朴的工作效率。

CPU执行程序与I/O设备做好准备是同时进行的，CPU资源得到了充分的利用。

(3)DMA方式（直接存储器存取方式：主存与I/O设备之间有一条数据通路，交换信息是，无须调用中断服务程序。

计算机组成原理第五章第2讲指令周期

一个指令周期一个指令周期一个指令周期包括一个取指令周期和一个或一个以上的CPU执行周期在每个CPU周期中数据通路是确定的指令决定了数据通路的建立及操作具体内容与实现方式。
勘误： P142：最后一段第一句改为：

指令周期常常用若干个CPU周期数来表示， CPU周期又称为机器周期，（删除“又称时钟周期，”）CPU访问一次内存……
指令周期
5.2指令周期
CPU的功能：取指令和执行指令
◊ 指令周期：取出一条指令并执行这条指令的时间。 ◊ 各种指令的指令周期相同吗？为什么？
5.2指令周期
CPU周期（机器周期）：

定义为：在内存（Cache）中读取指令字的最短时间（因为访存耗时较长）取指阶段需要一个CPU周期
5.2指令周期
5.2.6JMP指令的指令周期
5.2.6JMP指令的指令周期
② OC发出操作控制命令，将DBUS上的地址码101打入到程序计数器PC中，PC ① OC发生操作控制命令，打开指令寄存器 IR的输出三态门，将 IR中的地址码中的原先内容 106被更换。于是下一条指令不是从 106号单元取出，而是转移到 101 DBUS上； JMP指令执行周期结束。 101发送到号单元取出。至此
解答
指令周期：
1 S = 1.25 uS 0.8M
◊ 时钟周期：
1 8M
S= 0.125 uS
10 ◊ 指令周期含有时钟周期个数： 2.5 ◊ 指令周期含有机器周期个数：
5.2 指令执行过程详解八进制地址指令助记符
指令存储器 100 101 102 103 104 105 106 八进制地址 5 6 7 10 … 30 MOV R0,R1 LAD R1,6 ADD R1,R2 STO R2,(R3) JMP 101 AND R1,R3 八进制数据 70 100 66 77 … 40(120)

计算机组成原理复习资料

计算机组成原理复习资料一、单项选择题第二章：1．指令格式中的地址结构是指（ 1 ）。

①指令中给出几个地址②指令中采用几种寻址方式③指令中如何指明寻址方式④地址段占多少位2．减少指令中地址数的办法是采用（1 ）①隐地址②寄存器寻址③寄存器间址④变址寻址3．为了缩短指令中某个地址段（或地址码）的位数，有效的方法是采取（ 4 ）。

①立即寻址②变址寻址③间接寻址④寄存器寻址4．零地址指令是采用（3 ）方式的指令。

①立即寻址②间接寻址③堆栈寻址④寄存器寻址5．单地址指令（3 ）。

①只能对单操作数进行加工处理②只能对双操作数进行加工处理③既能对单操作数进行加工处理，也能对双操作数进行运算④无处理双操作数的功能6．三地址指令常用于（ 3 ）中。

①微型机②小型机③大型机④所有大﹑小﹑微机7．在以下寻址方式中，哪一种可缩短地址字段的长度（ 4 ）。

①立即寻址②直接寻址③存储器间址④寄存器间址8.隐地址是指( 4 )的地址。

①用寄存器号表示②存放在主存单元中③存放在寄存器中④事先约定,指令中不必给出9.堆栈指针SP的内容是( 1 )。

①栈顶地址②栈底地址③栈顶内容④栈底内容10．在浮点加减运算中，对阶的原则是（ 2 ）。

①大的阶码向小的阶码对齐②小的阶码向大的阶码对齐③被加数的阶码向加数的阶码对齐④加数的阶码向被加数的阶码对齐第三章：1．在同步控制方式中（3 ）。

①各指令的执行时间相同②各指令占用的节拍数相同③由统一的时序信号进行定时控制④CPU必须采用微程序控制方式2．异步控制方式常用于（ 3 ）。

①CPU控制②微程序控制③系统总线控制④CPU内部总线控制3．采用异步控制的目的（ 1 ）。

①提高执行速度②简化控制时序③降低控制器成本④支持微程序控制方式4．通用寄存器是（ 4 ）。

①可存放指令的寄存器②可存放程序状态字的寄存器③本身具有计数逻辑与移位逻辑的寄存器④可编程指定多种功能的寄存器5．采用微程序控制的目的是（2 ）。

计算机组成原理第5章2-指令周期

二、指令周期
1)数据通路的概念及组成
•数据通路:数据在功能部件之间传送的路径； •数据在数据通路中的传送操作是在控制信号的控制下进行的； •数据通路的建立可用总线或专用通路两种方法来构建； •不同功能的指令及同一指令在执行的不同阶段的数据通路可不同； •数据通路的结构直接影响CPU内各种信息的传送路径、指令执行流程、所需要的微操作控制信号及其时序安排和控制器的设计；
③一个机器周期中，包含若干个节拍脉冲或T脉冲。
•时钟周期: 又称T周期,是计算机的节拍周期,是计算机中处理操作最基本的时间单位。时钟周期通常定义为机器主频的倒数。
(6) 指令周期、CPU周期、时钟周期三者之间的关系
3)指令周期不同阶段应该完成的任务
(1)取指阶段完成的任务: a.从内存中取出一条指令 b.对程序计算器PC的内容加”1”，形成后续地址 c.将指令的OP字段送指令译码器进行译码 (2)执行阶段的任务 (a)取操作数周期
MOV执行阶段: (1) 操作控制器OC送出控制信号到通用寄存器,选择R1(10)作源寄存器,选择R0作目标寄存器 (2) OC送出控制信号到ALU,指定ALU做传送操作; (3) OC送出控制信号,打开ALU输出三态门,将ALU输出送到数据总线DBUS上. (4) OC送出控制信号,将DBUS上的数据打入到数据缓冲寄存器DR(10)； (5) OC送出控制信号,将DR中的数据10打入到目标寄存器R0,R0中的内容由00变为10,至此,MOV指令执行结束.
指令执行结束.（DBUS上分时传送了地址和数据,需要两个CPU周期）
③ ADD执行阶段(一个CPU周期): (1) 操作控制器OC送出控制信号到通用寄存器,选择R1作源寄存器,选择R2作目标寄存器 (2) OC送出控制信号到ALU,指定ALU做R1(100)和R2(20)的加法操作; (3) OC送出控制信号,打开ALU输出三态门,将运算结果120输出送到数据总线DBUS上. (4) OC送出控制信号,将DBUS上的数据打入到数据缓冲寄存器DR；ALU产生的仅为信号送PSW (5) OC送出控制信号,将DR(120)打入R2,R2中的内容被冲掉,至此,ADD指令执行结束.

计算机组成原理-指令周期

信号序列。
上一页返回下一页
5.2.6 用方框图语言表示指令周期
▪ (2)“SUB R2，R3”指令是一条减法指令，其指令周期流程图如图(b)所示。与ADD指令不同的是：在执行指令阶段，微操作控制信号序列有所不同。
上一页返回下一页
5.2.6 用方框图语言表示指令周期
图5.23 加法和减法指令周期流程图上一页
上一页返回下一页
5.2.5 转移指令的指令周期
➢ 注意：
▪ 执行“JMP 21”指令时，我们此处所给的四条指令组成的程序进入了死循环，除非人为停机，否则这个程序将无休止地运行下去，因而内存单元40中的和数将一直不断地发生变化。当然，我们此处所举的转移地址21是随意的，仅仅用来说明转移指令能够改变程
5.2.1 指令周期的基本概念
图5.21 取指令、执行指令周期序列上一页返回下一页
5.2.1 指令周期的基本概念
➢ 指令周期
▪ CPU从内存取出一条指令并执行这条指令的时间总和。
➢ CPU周期
▪ 又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。
➢ 时钟周期
▪ 通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。
上一页返回下一页
5.2.1 指令周期的基本概念
➢ 下图示出了采用定长CPU周期的指令周期示意图。
图5.22 指令周期上一页返回下一页
5.2.2 非访内指令的指令周期
➢ CLA是一条非访内指令，它需要两个CPU 周期，其中取指令阶段需要一个CPU周期，执行指令阶段需要一个CPU周期。
上一页返回下一页
5.2.3 取数指令的指令周期

(完整版)计算机组成原理名词解释题

计算机构成原理 ( 名词分析 )第一章概论1、主机：主机中包含了除外头设施之外的全部电路零件，是一个能够独立工作的系统。

2、 CPU：中央办理器，是计算机的中心零件，同运算器和控制器， cache构成。

3、运算器：计算机中达成运算功能的零件，由 ALU 和寄存器等构成。

4、 ALU ：算术逻辑运算单元，履行全部的算术运算和逻辑运算。

5、外头设施：计算机的输入输出设施，包含输入设施，输出设施和外储存设施。

6、数据：编码形式的各样信息，在计算机中作为程序的操作对象。

7、指令：是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传达以及主机与输入输出设施之间的信息传达，是构成计算机软件的基本元素。

8、透明：在计算机中，从某个角度看不到的特征称该特征是透明的。

9、位：计算机中的一个二进制数据代码，计算机中数据的最小表示单位。

10、字：数据运算和储存的单位，其位数取决于详细的计算机。

11、字节：权衡数据量以及储存容量的基本单位。

1 字节等于 8 位二进制信息。

12、字长：一个数据字中包含的位数，反响了计算机并行计算的能力。

一般为 8 位、16 位、32 位或 64 位。

13、地点：给主存器中不一样的储存地点指定的一个二进制编号。

14、储存器：计算机中储存程序和数据的零件，分为内存和外存。

15、总线：计算机中连结功能单元的公共线路，是一束信号线的会合，包含数据总线、地点总线和控制总线。

16、硬件：由物理元器件构成的系统，计算机硬件是一个能够履行指令的设施。

17、软件：由程序构成的系统，分为系统软件和应用软件。

18、兼容：计算机零件的通用性。

19、软件兼容：一个计算机系统上的软件能在另一个计算机系统上运转，并获取同样的结果，则称这两个计算机系统是软件兼容的。

20、程序：达成某种功能的指令序列。

21、寄存器：是运算器中若干个暂时寄存数据的零件，由触发器构成，用于储存最屡次使用的数据。

22、容量：是权衡容纳信息能力的指标。

指令周期

计算机组成原理指令周期
(IP)→AR (IP)+1→IP 读操作控制（DR）→IR
(AC)+1→AC (IR)→AR (IR)→AR
读操作控制 (DR)→ALU寄存器
ALU加操作控制
ALU→ACC
(ACC)→DR 写操作控制
(IR)→IP
计算机组成原理指令周期
图中一个方框代表一个CPU周期，方框中的内容表示在这个CPU周期中的所有操作或操作的控制。除了方框以外，还需要一个菱形框，它用来表示某种判别或测试，不过时间上它依附于紧接在它前面一个方框的CPU周期，而不单独占用一个CPU周期。
计算机组成原理指令周期
2、典型指令的指令周期举例 2.1、非访内指令的指令周期 INC AL 指令是一条非访内指令，它需要两个CPU周期，其中取指令阶段需要一个CPU周期，执行指令阶段需要一个CPU周期。
计算机组成原理指令周期
在第一个CPU周期，即取指令阶段，CPU完成 2件事： • 从内存中取出指令，并对指令地址计数器IP 加1，以便为取下一条指令做好准备。 • 对指令进行译码，以便确定进行什么操作。
计算机组成原理指令周期
指令周期常常用若干个CPU周期（也称机器周期）来表示。由于CPU内部的操作速度较快，而CPU访问一次内存所花的时间较长，因此往往用从内存读取一条指令的时间来规定CPU周期，CPU周期即取出一条指令的时间。
计算机组成原理指令周期
CPU周期包含有若干个时钟周期（通常称为节拍脉冲或T周期），时钟周期即CPU主频的倒数。
状态条件寄存器
ALU 寄存器
指令地址计数器
计算机组成原理
指令周期
操作控制信号
⑺…

计算机组成原理第五章第2讲指令周期-2022年学习资料

523LAD指今热行过程崖解-八进制地此-指令助记符-1o0-101-MOV RO,R1-LAD R1.6 指令存储器-103-ADD R1,R2-104-STO R2,R3-toe-JMP 101-AND-R1, 3-八进制地址-八进制数据-70-67-100-数据存储器-:8-40120
5.2.3LAD指令执行过程详解->取指令过程与MOV指令相同->下面讲解执行指令过程
指令周期计算机组成原理第五章第2讲指令周期
5.2指令周期-大->CPU的功能：取指令和执行指令-开始-取一条指令-执行该指令-图5.2取指令-执行指序列-◇指令周期：取出一条指令并执行这条指令的时间。-◇各种指令的指令周期相同吗期（机器周期-。-定义为：在内存Cache-中读取指令字的最-短时间（因为访存耗较长）-。取指阶段需要一个CPU周期-fihhhhhh-执行指令-图5.3指令周期
5.2指令周期->时钟周期：节拍脉冲、T周期-。处理操作的最基本单位，与CPU主频成倒-数-可代表一次微操，如ALU的一次运算-寄存器间的一次数据传送-h-+T周期-CPU周期-取指令-执行指令】-图5.3指令周
Eg.-某CPU的主频为8MHz,若己知每个机-器周期平均含有4个时钟周期，且该机的平-均指令速度为0.8 IPS,则该机的平均指令-周期为-每个指令周期平均-个机器周期
5.2.2M▣V指令执行过程详解-取->≥取指令-★-数据cache-指令cache-ALU-02-数据总 DBus-地址-地址o码地址羽-70-101W0NR0.R1-6-100-102LADR1.6-指令总线1 u-66-103AD0R1,R2-11-104ST02.3-RO-105JNP101-RI-20-通用寄存 -30-40-106AN0R1,R3-31-107-数据地址总线-指今地址总线-AR数据地址奇存番-PC程计数器-DR数班缓冲寄存器-01←-时序发生器-个个-操作控制器-译码器-Gn-PSW状态字奇存器-oc-通往|0端口-IROP码地址码-指令寄存器-图5.5基本指令执行过程演示