可编程时间控制器

实验报告二

课程名称：近代电子学实验

实验名称：可编程时间控制器

专业：电子信息科学与技术

年级：09级

2012 年 6 月 1 日

实验二可编程时间控制器

一、实验目的

1．掌握可编程时间控制器的设计方法；

2．熟悉随机动态存储器原理和使用方法。

二、实验内容及要求

1、设计、安装一个控制精度为一分钟的可编程时间控制器；

2、控制时间可任意设定，使用24 小时制；

3．存储器芯片采用RAM6116。

三、实验原理

可编程时间控制器是一种应用广泛的时间控制器，它可用于学校、机关、工厂

及家庭等的自动可控制系统，如：自动打铃、路灯控制、定时录像、定时转播、广

播及电视等。本实验通过小规模数字集成电路和存储器RAM6116 组成一个可编程时

间控制器。

四．存储器的选择

采用RAM6116实现

RAM6116 为8×2K 的存储器，具有11 位地址线，其存储单元为2 的11 次方，共有2048 个单元，每单元有8位，可以输出8个不同的数据。现要产生24 小时精度为一分钟的控制，其控制的点有24×60＝1440 个，这个数小于2048，所以直接使用这个存储器就可以了

采用2片RAM2114实现

本实验的时基部分和时钟显示部分可采用实验一（数字电子钟）的电路，其关

键部分在于对核心REM2114 的运用。

RAM2114 为4×1K 的存储器，具有10 位地址线，其存储单元为2 的10 次方，

共有1024 个单元，每单元有4 位，可以输出4 个不同的数据。现要产生24 小时精

度为一分钟的控制，其控制的点有24×60＝1440 个，这个数大于1024，所以直接使

用这个存储器是不行的；如果我们把24 小时分为上、下午各12 小时，那么12×60

＝720 点，这个数小于1024，可以存储；但这样会产生一个问题，如果我们想控制

上午6:00 点响铃，RAM2114 在上午和下午相同的时间（如6:00 点和18:00）都将发

出控制信号，多出18:00 点的一次而发生误控制；怎样解决这个问题呢？好在

RAM2114 每个单元有四位，我们可以用其中的一位存储上午的控制数据，而用另一

存储下午的控制数据，还多出两位可作其它的控制用。这样虽然解决了上、下午控

制数据存储问题，然而上、下午的控制信号都是控制同一对象，如电铃，还会产生

上、下午控制信号干扰的问题。解决的办法是：用12 小时的进位脉冲控制一个D 触

发器，用这个触发器的Q 端和Q 非端分别控制两个二输入端的与非门，这两与非门

的另一端分别接REM2114 的控制信号输出端，再把两与非门输出接一或非门输出，

这样任何时候就只有一位控制输出信号输出了。

本实验的参考电路框图见图2－1。四．原件清单

74LS90 74LS47

74LS08 CD4060

74LS74 LED灯

晶振 CD4040

电阻

电容

五．实验电路图

时间显示电路

六．控制器的编程方法

假设我们每天需要7:00响广播20分钟, 9: 50 响10 分钟, 15:00响20分钟。时间控制器的编程方法及其电路如下：

开关B、C断开，开关A闭合，随机存储器处于写状态，让快时钟让显示器快速跳动, 直到完成24小时的循环, 即完成编程准备。此时存储器1440个单元的第一位全部写成‘0’。然后让时钟走到7:00停止闭合D，断开C 让时钟走到7:20停止，闭合C断开D( 即完成6: 30 响广播20 分钟的写入)；其他的时间段同上原理。

七．各部分简介

（1）计算器清零

此部分电路，用于对计数器清零，主要是在时间回到 0 时，产生一个高电平脉冲，使得 CD4040 清零，存储地址回到零点，而避免因不能清零而产生的输出错误。电路中用一个单稳电路来实现，当时间由 23：59 回到 00：00 时，对于单稳点电路产生一个下降沿输入，此时单稳电路就产生一个高电平脉冲，通过这个脉冲就可以把计数器 CD4040 清零，使得计数重新开始。

（2）CD4060

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。

（3）静态RAM--6116 引脚功能及管脚定义图

6116是2K*8位静态随机存储器芯片,采用CMOS工艺制造,单一+5V供电,额定功耗160mW,典型存取时间200ns,24线双列直插式封装.

各引脚含义如下:

A0-A10为地址线;CE是片选线;OE是读允许线;WE是写允许线.

6116的操作方式如下:CE

OE WE 方式 D0-D7

H * * 未选中高阻

L L H 读 Dout

L H L 写 Din

L L L 写 Din

（4）74LS90

本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。

LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。