总线规范

相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2020/4/17
12
第一个字节的位定义
第一个字节的头7 位组成了从机地址, 最低位LSB 是第8 位它决定了 报文的方向,第一个字节的最低位是0 表示主机会写信息到被选中的 从机,1 表示主机会向从机读信息。
当发送了一个地址后系统中的每个器件都在起始条件后将头7 位与它 自己的地址比较,如果一样,器件会认为它被主机寻址,至于是从机-接 收器还是从机-发送器都由R/W 位决定。
2020/4/17
13
第一个字节中的位定义
2020/4/17
14
广播呼叫地址
广播呼叫地址是用来寻址连接到I2C 总线上的 每个器件的。
它的格式如下:
2020/4/17
15
起始字节
微控制器可以用两种方法连接到I2C 总线,有片上硬 件I2C 总线接口的微控制器可被编程为只由总线的请 求中断,当器件没有这种接口时它必须通过软件监控 总线。
2020/4/17
2
2020/4/17
3
I2C总线术语的定义
2020/4/17
4
I2C总线的特征
每个连接到总线的器件都可以通过唯一的地址和一直存在的简单 的主机从机关系软件设定地址主机,可以作为主机发送器或主机 接收器。
它是一个真正的多主机总线,如果两个或更多主机同时初始化数 据传输可以通过冲突检测和仲裁防止数据被破坏。 串行的8 位双 向数据传输位速率在标准模式下可达100kbit/s, 快速模式下可达 400kbit/s ,高速模式下可达3.4Mbit/s。
I2C总线规范的基本知 识
2020/4/17
1
I2C总线的定义
简单地说,就是用于连接到总线的器件传递信息的通道。 它支持任何IC生产过程(NMOS,CMOS,双极性),是一个多
主机的总线,可以连接多于一个能控制总线的器件到总线。 是一种双向两线总线,包括一条串行数据线(SDA),一条串
行时钟线(SCL),总线空闲时这两条线路都是高电平。
下面是一个起始字节的过程:
2020/4/17
Fra Baidu bibliotek16
CBUS 的兼容性
CBUS 接收器可以连接到标准模式的I2C 总线,但是必须连接第 三条叫DLEN 的线,而且要省略响应位,通常I2C 的传输是8 位的 字节序列,兼容CBUS 的器件有不同的格式。
在混合的总线结构中,I2C 总线器件必须不能响应CBUS 的报文, 因此保留了一个兼容I2C 总线器件不会被相应的特殊CBUS 地址 0000001X 发送CBUS 地址后DLEN 线激活,发送CBUS 格式的报
2020/4/17
18
10 位寻址
10 位寻址和7 位寻址兼容而且可以结合使用,10 位寻 址采用了保留的1111XXX 作为起始条件S或重复起始 条件Sr 的后第一个字节的头7 位,10 位寻址不会影响 已有的7 位寻址,有7 位和10 位地址的器件可以连接 到相同的I2C 总线.
尽管保留地址位1111XXX 有8 个可能的组合,但是只 有4 个组合11110XX 用于10 位寻址,剩下的4个组合 11111XX 保留给以后增强的I2C 总线.
2020/4/17
10
两个主机的仲裁过程
2020/4/17
11
7 位的地址格式
在起始条件S 后发送了一个从机地址这个地址共有7 位,紧接着的第8 位是 数据方向位R/W ,0 表示发送写,1 表示请求数据读数据传输,一般由主机 产生的停止位P 终止,但是如果主机仍希望在总线上通讯它可以产生重复起 始条件SR和寻址另一个从机。
2020/4/17
19
头两个字节位的定义
10 位从机地址是由在起始条件S 或重复起始条件Sr 后的头两个字节组成,第一个字节的头7 位是11110XX 的组合,其中最后两位XX 是10 位地址的两个最高位 MSB,第一个字节的第8 位是R/W 位,决定了报文的方 向,第一个字节的最低位是0 表示主机将写信息到选中 的从机,1 表示主机将向从机读信息
文, 在停止条件后所有器件再次准备好接收数据。
2020/4/17
17
10 位寻址的格式
组合格式3
在一个串行传输中组合了10 位和7 位寻址, 在每个起始条件S 或 重复起始条件Sr 后发送10 位或7 位的从机地址,显示了主机如何 发送数据到一个7 位地址的从机,然后发送数据到另一个10 位地 址的从机。相同的主机始终占用着总线。
2020/4/17
8
传输数据
响应:
数据传输必须带响应,相关的响应时钟脉冲由主机产生,在响应的时钟脉冲 期间发送器释放SDA 线(高)。 在响应的时钟脉冲期间接收器必须将SDA 线拉低,使它在这个时钟脉冲的 高电平期间保持稳定的低电平。
2020/4/17
9
仲裁和时钟发生
仲裁过程中的时钟同步:
产生的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定,而高 电平周期由高电平时钟周期最短的器件决定,如下图:
状态,在停止条件的某段时间后总线被认为处于空闲状态。
2020/4/17
7
传输数据
字节格式
发送到SDA 线上的每个字节必须为8 位,每次传输可以发送的字节数量不受 限制,每个字节后必须跟一个响应位。首先传输的是数据的最高位MSB,如 果从机要完成一些其他功能,例如一个内部中断服务程序才能接收或发送下 一个完整的数据字节,可以使时钟线SCL 保持低电平迫使主机进入等待状 态。当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。
片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整。 连接到相同总线的IC 数量只受到总线的最大电容400pF 限制。
2020/4/17
5
I2C总线的总体特征
SDA 和SCL 都是双向线路都通过一个电流源或上拉电阻连接到正的 电源电压,当总线空闲时这两条线路都是高电平,连接到总线的器件 输出级必须是漏极开路或集电极开路才能执行线与的功能。
SDA 线上的数据必须在时钟的高电平周期保持稳定,数据线的电平 状态只有在SCL 线的时钟信号是低电平时才能改变。
2020/4/17
6
I2C总线的起始和停止条件
在SCL 线是高电平时,SDA 线从高电平向低电平切换,这个情况表 示起始条件。
当SCL 是高电平时,SDA 线由低电平向高电平切换表示停止条件。 起始和停止条件一般由主机产生,总线在起始条件后被认为处于忙的
相关文档
最新文档