第5章 存储器(讲义)

1

第5章 存储器

存储器概述

5.1半导体存储芯片与CPU 的连接

5.28088系统的存储器接口5.48086系统的存储器接口

5.58086/8088的存储器组织

5.3

4

5.1 存储器概述

半导体存储器的分类5.1.1典型的半导体存储器芯片

5.1.3半导体存储器芯片的结构 5.1.255.1.1 半导体存储器的分类

随机存取存储器1只读存储器

2

71.随机存取存储器RAM

存储器中的信息既可以读又可以写。

RAM 中的信息在掉电后立即消失，是一种易失性存储器（volatile memory ）。 分为：

⏹静态RAM(SRAM)⏹动态RAM(DRAM)

12

5.1.2 半导体存储器芯片的结构

175.1.3 典型的半导体存储器芯片

SRAM 芯片HM61161DRAM 芯片Intel 21642EPROM 芯片Intel 2732A

3

18

1.静态RAM(SRAM)芯片HM6116

高速静态CMOS 随机存取存储器。 有11条地址线A 0~A 11、8条数据线I/O 1~I/O 8，可构成2KB 的内存。 有3条控制线：

⏹片选信号CE ：用来选择芯片；⏹写允许信号WE ：控制读/写操作；⏹输出允许信号OE ：用来把数据输出到数据线。

个单元，20

3.只读存储器(EPROM)芯片Intel 2732A

存储容量为4K ×8b ，有12条地址线A 11~ A 0，8条数据线O 7~O 0。

CE 为芯片允许信号，用来选择芯片；OE/V PP 为输出允许信号及编程电源输入线。

当CE 为低电平时，若OE/V PP 也为低电平，对存储器进行读操作；若OE/V PP 加上21V 编程电压时，对存储器重新编程。

21

5.2 半导体存储芯片与CPU 的连接

这是本章的重点内容

SRAM 、EPROM 与CPU 的连接

译码方法同样适合I/O 端口

数据线的连接★地址线的连接★片选端的连接

★读写控制线的连接

★存储芯片与CPU 连接时应考虑的问题

★23位扩展

等效为

64K ×8位

A 15~A 0

D 7~D 0

R/W

CS 图5.10 由64K×1位芯片位扩展组成64K×8位存储器(P.127)

芯片的片选信号并联，可接CPU 控制总线中的存储器选择信号（IO/M ），也可接地址线高位或地址译码器输出端（后述）。

25片内译码

000H 001H 002H …3FDH 3FEH 3FFH

全0

全1

00...0000...0100...10...11...0111...1011 (11)

范围（16进制）

A 9～A

36

地址范围

12

××××××××××

A 19～ A 1504000H ～05FFFH 02000H ～03FFFH

全0～全1全0～全1

1 00 1

一个可用地址A 12～A 0A 14 A 13

切记： A 14 A 13＝00的情况不能出现00000H ～01FFFH 的地址不可使用

切记： A 14 A 13＝00的情况不能出现00000H ～01FFFH 的地址不可使用

38

5.存储芯片与CPU 连接时应考虑的问题

存储芯片与CPU 总线的连接，还有两个很重要的问题：

CPU 的总线负载能力

⏹CPU 能否带动总线上包括存储器在内的连接器件

存储芯片与CPU 总线时序的配合

⏹CPU 能否与存储器的存取速度相配合

39

5.3 8086/8088的存储器组织

8086存储器组织18088存储器组织

2

40

1.8086存储器组织

图2.22 8086的存储器组织（P.44）

41

偶区和奇区的解释42

表2.7 奇偶区的选择

8086系统的存储器为什么要分为奇区和偶区两部分？

43信息的存放

偶字节

奇字节

偶字

奇字

MOV AL, [2000H]

MOV AL, [2001H]MOV AX, [2000H]

MOV AX, [2001H]

图5.6 由8088CPU 组成的8位存储器系统

47图5.14 8088系统字位扩展的接线图48

表5.5 图5.14存储器芯片的地址范围

495.5 8086系统的存储器接口

54

图5.13 16位系统全译码法字扩展接线图

55表5.4 图5.13存储器芯片的地址范围

59思考题

某PC 机内存的地址译码器如图所示，试回答以下问题：（1）每片RAM 的最大容量为多少单元？为什么？（2）写出RAM 0、RAM 1的地址范围（假设每片RAM 的容量为8KB ）。