数字逻辑实验8
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑实验
模9计数器编辑窗口
数字逻辑实验
3.秒计时器
1.
2.
3.
秒计时器：设计一个模60计数器，当这个 模60计数器的时钟频率为1HZ（周期为1 秒）， 就构成一个秒计时器。 分频：如果设备上没有现成的1HZ信号源， 可对已有的信号进行分频等方法得到1HZ 的信号。 数码管推动：计数器的输出端不能直接以 数字显示，可设计显示译码电路，推动数 码管显示。
数字逻辑实验
数字逻辑实验
输入
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
输出
0000001 1001111 0010010 0000110 1001100 0100100 0100000 0001111 0000000 0000100
显示
字形 数字 0 1 2 3 4 5 6 7 8 9
实验八 计数器及电子钟设计实验
一、实验目的 1. 掌握利用HDL语言进行的简单设计 2. 掌握较复杂逻辑的设计、调试。
数字逻辑实验
二、实验所用器件和仪表
ISP1016E DVCC-D3JH实验仪
1片 1台
数字逻辑实验
实验所用芯片
数字逻辑实验
32个I/O引脚 固定的电源、地引脚（实验时不再连接 电源、地） 时钟输入用11脚。
数字逻辑实验
数字逻辑实验
三、实验原理
1.硬件描述语言HDL. 有ABEL-HDL、VHDL以及Verilog HDL语 言等
数字逻辑实验
2.ABEL-HDL基本知识
1.
ABEL—HDL源文件由模块组成。一个模块 一般包括5个段：标题段、定义段、逻辑描 述段、测试向量段和结束段。
数字逻辑实验
Fra Baidu bibliotek
源文件的基本框架如下：
D C B A abcdefg
数字逻辑实验
a=A/B/C/D+/A/BC/D b=A/BC+/ABC c=/AB/C d=/A/BC+ABC+A/B/C/D e=A+/BC f=AB+B/C+A/D/C g=/B/C/D+ABC
数字逻辑实验
四、实验内容、连线及数据记录
1. 2.
设计一个模60计数器。 设计一个秒表。
标题段 module 模块名 定义段 器件引脚pin定义 逻辑描述段 [equations方程]… 测试向量段 [test_vectors]… 结束段 end 数字逻辑实验
100进制计数器（示例程序）
MODULE CDU100 CLK，CLR PIN； Q6，Q5，Q4，Q3，Q2，Q1，Q0 PIN ISTYPE‘REG’； COUNT=[Q6，Q5，Q4，Q3，Q2，Q1，Q0]； EQUATIONS COUNT.CLK=CLK; COUNT.AR=CLR; WHEN(COUNT= =99)THEN COUNT:=0 ELSE COUNT:=(COUNT.fb+1)； END
模9计数器编辑窗口
数字逻辑实验
3.秒计时器
1.
2.
3.
秒计时器：设计一个模60计数器，当这个 模60计数器的时钟频率为1HZ（周期为1 秒）， 就构成一个秒计时器。 分频：如果设备上没有现成的1HZ信号源， 可对已有的信号进行分频等方法得到1HZ 的信号。 数码管推动：计数器的输出端不能直接以 数字显示，可设计显示译码电路，推动数 码管显示。
数字逻辑实验
数字逻辑实验
输入
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
输出
0000001 1001111 0010010 0000110 1001100 0100100 0100000 0001111 0000000 0000100
显示
字形 数字 0 1 2 3 4 5 6 7 8 9
实验八 计数器及电子钟设计实验
一、实验目的 1. 掌握利用HDL语言进行的简单设计 2. 掌握较复杂逻辑的设计、调试。
数字逻辑实验
二、实验所用器件和仪表
ISP1016E DVCC-D3JH实验仪
1片 1台
数字逻辑实验
实验所用芯片
数字逻辑实验
32个I/O引脚 固定的电源、地引脚（实验时不再连接 电源、地） 时钟输入用11脚。
数字逻辑实验
数字逻辑实验
三、实验原理
1.硬件描述语言HDL. 有ABEL-HDL、VHDL以及Verilog HDL语 言等
数字逻辑实验
2.ABEL-HDL基本知识
1.
ABEL—HDL源文件由模块组成。一个模块 一般包括5个段：标题段、定义段、逻辑描 述段、测试向量段和结束段。
数字逻辑实验
Fra Baidu bibliotek
源文件的基本框架如下：
D C B A abcdefg
数字逻辑实验
a=A/B/C/D+/A/BC/D b=A/BC+/ABC c=/AB/C d=/A/BC+ABC+A/B/C/D e=A+/BC f=AB+B/C+A/D/C g=/B/C/D+ABC
数字逻辑实验
四、实验内容、连线及数据记录
1. 2.
设计一个模60计数器。 设计一个秒表。
标题段 module 模块名 定义段 器件引脚pin定义 逻辑描述段 [equations方程]… 测试向量段 [test_vectors]… 结束段 end 数字逻辑实验
100进制计数器（示例程序）
MODULE CDU100 CLK，CLR PIN； Q6，Q5，Q4，Q3，Q2，Q1，Q0 PIN ISTYPE‘REG’； COUNT=[Q6，Q5，Q4，Q3，Q2，Q1，Q0]； EQUATIONS COUNT.CLK=CLK; COUNT.AR=CLR; WHEN(COUNT= =99)THEN COUNT:=0 ELSE COUNT:=(COUNT.fb+1)； END