数字电路与逻辑设计 计数器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计数器的模 计数器所能计算的脉冲数目的最大值
（即电路所能表示状态数目的最大值）
二、计数器的分类 按触发器的翻转次序，分为同步和异步计数器 按进位制，分为模二、模十和任意模计数器 按逻辑功能，分为加法、减法和可逆计数器 按集成度，分为小规模与中规模集成计数器
三、集成同步计数器
介绍:
异步清除：当CR=0时,Q均为0 74161 4位二进制加法计数（异步清除） 74160 十进制同步计数器（异步清除）
同步清除： 是当CR=0时，在时钟信号作用下， 实现清除。
74163 4位二进制加法计数（同步清除） 74162 十进制同步计数器（同步清除）
集成同步计数器
74192:双时钟触发的4位十进制同步加/减计数器. 74193: 双时钟触发的4位二进制同步加/减计数器.
74190: 4位十进制同步加/减计数器。 74191: 4位二进制同步加/减计数器。
2 、四位二进制同步计数器——CT74163
CT741631功能表
输
入
CP CR LD CTT CT P
Ф↑
0
Ф
Ф
Ф
↑
1
0
Ф
Ф
Ф
1
1
0
Ф
Ф
1
1
Ф
0
↑
1
1
1
1
输出
ABCD
QA QB QC QD
ФФФФ 0 0 0 0
AB C D
AB CD
ФФФФ 保 持 ФФФФ 保 持
ФФФФ 计 数
2、四位二进制同步计数器——CT74163
XXXX 计 数
• CR 异步清零（与CP无关）
Q3Q2Q1Q0＝0000
• LD同步并行置数（在CP上升沿时） Q3Q2Q1Q0＝ D3D2D1D0
• CTPCTT=0 保持状态不变 CO=CTTQ0Q1Q2Q3
Q3Q2Q1Q0＝ Q3Q2Q1Q0
• CTPCTT=1 计数
Q3Q2Q1Q0 (CP↑)＝ Q3Q2Q1Q0 ＋ 1
常用时序逻辑电路：计数器
1. 掌握计数器的基本概念及分类;
2. 学会通过功能表了解计数器的逻辑功能； 3. 灵活运用中规模计数器模块分析设计任 意模计数电路。
一、计数器的概念 计数器 用来计算输入脉冲数目的时序逻辑电路。它是用
电路的不同状态来表示输入脉冲的个数。
电路作用：分频、定时、产生脉冲序列、数字运算等；
预置数据 输入
输 出
CR LD CTT CTP CP D3D2D1D0 Q3 Q2Q1Q0
0 × × × × ×××× 0 0 0 0
1 0 ××
d3 d2 d1 d0 d3 d2 d1 d0
1 1 0 × × X X X X 保持,CO=0
1 1 1 0 × X X X X 保持,CO保持
1 1 11
1. 集成同步计数器74161
Q0
Q1
Q2
Q3
CO
QA
R
IJA
IKA
QB
R
IJB
IKB
QC
R
IJC
IKC
QD
R
IJD
源自文库
IKD
&
&
&
&
&
&
&
&
&
≥1
≥1
≥1
≥1
&
&
&
&
&
&
&
&
&
&
&
1
1
1
LD
D0 CR
D1 CP
D2
&
D3
CTP CT T
1、集成同步计数器—74161
1). 逻辑符号
四个J-K触发器构成 D3 ~ D0:数据输入端 CP: 时钟输入, 上升沿有效 CR: 异步清零, 低电平有效 LD: 同步预置，低电平有效
（1）外引线排列和CT74161相同 （2）置数，计数，保持等功能与CT74161相同
（3）清零功能与CT74161不同 ——采用同步清零方式。 当CR=0时，只有当CP 的上升沿来到时, 输出QDQCQBQA 才被全部清零。
3、集成计数器的计数扩展
例：用74161组成模256计数器。
解：设计思想： • 1片74LS161只能构成模16计数器，模256 = 16×16，所 以可用两片74LS161实现。两片均接成模16计数器并将 两片级联起来，让两个芯片协同工作即可构成模256计 数器 • 片与片之间的连接方式： 并行进位：低位片的进位信号（CO）作为高位片的使能
计数状态 : 0000 0000 ～1111 1111
N = 16×16=256
集成计数器可以加适当反馈电路后构成任意 模值M计数器。
通常中规模集成计数器都有清0、置数等多个控制端， 因此实现任意M计数的基本方法有两种：
(一）利用清除端CR的复位法。（反馈清零法）
(二）利用置入控制端LD的置位法。（同步预置法）
并行进位 同步级联
1
1111
CP
1 × ×× ×
+0 0 0 1
1 × ×× ×
1
CR A B C D
1
CTT
CO
1 CTP 74161(A)
CP
＞CP
QA
QB
LD Q CQ D
1
1
1
CR A CTT
B
CD CO
1 CTP 74161(B) LD
＞CP Q A QB Q CQ D
串行进位 1 异步级联
CTP CTT
LD
D3 D2 D1 D0
74161
CO
CR
Q3 Q2 Q1 Q0
CP
Q3 ~ Q0:数据输出端 CTP、CTT：使能端，多片级联
2）74161逻辑功能描述
CTP CTT
LD
D3 D2 D1 D0 CO
74161 CR
Q3 Q2 Q1 Q0
CP
74161逻辑功能表
清零 预置 使能
时钟
使能
CTT CTP ×× ×× 0× 10 11
时钟 CP × ↑ × × ↑
预置数据输入
D3 D2 D1 D0 ××××
d3 d2 d1 d0 ×××× ×××× ××××
输出
Q3 Q2 Q1 Q0
0000 d3 d2 d1 d0
保持 保持 十进制计数
工作模式
异步清零 同步置数 数据保持 数据保持 加法计数
信号 （同步级联） 串行进位：低位片的进位信号（CO）作为高位片的时钟
脉冲（异步级联）
• 电路图
1 × ×××
1 × ×× ×
1
CR A B C D
CTT
CO
1 CTP 74161(A)
＞CP
LD Q A QB Q CQ D
CR A B C D
CTT
CO
CTP 74161(B)
1
＞CP
QA
QB
LD Q CQ D
(一）反馈清零法
例1：分析图示电路的功能
1
CTP CTT
LD
D3 D2 D1 D0
74161
CO
CR
Q3 Q2 Q1 Q0
CR
时序图
LD
d0
d1 d2
d3 CP
CTP CTT
Q0
Q1 Q2
Q3
CO
异步清零 同步 预置
计数
保持
8421BCD码同步加法计数器74160
CTP CTT
LD
D3 D2 D1 D0 CO
74160 CR
Q3 Q2 Q1 Q0
清零 CR
0 1 1 1 1
CP
74160的功能表
预置 LD × 0 1 1 1
（即电路所能表示状态数目的最大值）
二、计数器的分类 按触发器的翻转次序，分为同步和异步计数器 按进位制，分为模二、模十和任意模计数器 按逻辑功能，分为加法、减法和可逆计数器 按集成度，分为小规模与中规模集成计数器
三、集成同步计数器
介绍:
异步清除：当CR=0时,Q均为0 74161 4位二进制加法计数（异步清除） 74160 十进制同步计数器（异步清除）
同步清除： 是当CR=0时，在时钟信号作用下， 实现清除。
74163 4位二进制加法计数（同步清除） 74162 十进制同步计数器（同步清除）
集成同步计数器
74192:双时钟触发的4位十进制同步加/减计数器. 74193: 双时钟触发的4位二进制同步加/减计数器.
74190: 4位十进制同步加/减计数器。 74191: 4位二进制同步加/减计数器。
2 、四位二进制同步计数器——CT74163
CT741631功能表
输
入
CP CR LD CTT CT P
Ф↑
0
Ф
Ф
Ф
↑
1
0
Ф
Ф
Ф
1
1
0
Ф
Ф
1
1
Ф
0
↑
1
1
1
1
输出
ABCD
QA QB QC QD
ФФФФ 0 0 0 0
AB C D
AB CD
ФФФФ 保 持 ФФФФ 保 持
ФФФФ 计 数
2、四位二进制同步计数器——CT74163
XXXX 计 数
• CR 异步清零（与CP无关）
Q3Q2Q1Q0＝0000
• LD同步并行置数（在CP上升沿时） Q3Q2Q1Q0＝ D3D2D1D0
• CTPCTT=0 保持状态不变 CO=CTTQ0Q1Q2Q3
Q3Q2Q1Q0＝ Q3Q2Q1Q0
• CTPCTT=1 计数
Q3Q2Q1Q0 (CP↑)＝ Q3Q2Q1Q0 ＋ 1
常用时序逻辑电路：计数器
1. 掌握计数器的基本概念及分类;
2. 学会通过功能表了解计数器的逻辑功能； 3. 灵活运用中规模计数器模块分析设计任 意模计数电路。
一、计数器的概念 计数器 用来计算输入脉冲数目的时序逻辑电路。它是用
电路的不同状态来表示输入脉冲的个数。
电路作用：分频、定时、产生脉冲序列、数字运算等；
预置数据 输入
输 出
CR LD CTT CTP CP D3D2D1D0 Q3 Q2Q1Q0
0 × × × × ×××× 0 0 0 0
1 0 ××
d3 d2 d1 d0 d3 d2 d1 d0
1 1 0 × × X X X X 保持,CO=0
1 1 1 0 × X X X X 保持,CO保持
1 1 11
1. 集成同步计数器74161
Q0
Q1
Q2
Q3
CO
QA
R
IJA
IKA
QB
R
IJB
IKB
QC
R
IJC
IKC
QD
R
IJD
源自文库
IKD
&
&
&
&
&
&
&
&
&
≥1
≥1
≥1
≥1
&
&
&
&
&
&
&
&
&
&
&
1
1
1
LD
D0 CR
D1 CP
D2
&
D3
CTP CT T
1、集成同步计数器—74161
1). 逻辑符号
四个J-K触发器构成 D3 ~ D0:数据输入端 CP: 时钟输入, 上升沿有效 CR: 异步清零, 低电平有效 LD: 同步预置，低电平有效
（1）外引线排列和CT74161相同 （2）置数，计数，保持等功能与CT74161相同
（3）清零功能与CT74161不同 ——采用同步清零方式。 当CR=0时，只有当CP 的上升沿来到时, 输出QDQCQBQA 才被全部清零。
3、集成计数器的计数扩展
例：用74161组成模256计数器。
解：设计思想： • 1片74LS161只能构成模16计数器，模256 = 16×16，所 以可用两片74LS161实现。两片均接成模16计数器并将 两片级联起来，让两个芯片协同工作即可构成模256计 数器 • 片与片之间的连接方式： 并行进位：低位片的进位信号（CO）作为高位片的使能
计数状态 : 0000 0000 ～1111 1111
N = 16×16=256
集成计数器可以加适当反馈电路后构成任意 模值M计数器。
通常中规模集成计数器都有清0、置数等多个控制端， 因此实现任意M计数的基本方法有两种：
(一）利用清除端CR的复位法。（反馈清零法）
(二）利用置入控制端LD的置位法。（同步预置法）
并行进位 同步级联
1
1111
CP
1 × ×× ×
+0 0 0 1
1 × ×× ×
1
CR A B C D
1
CTT
CO
1 CTP 74161(A)
CP
＞CP
QA
QB
LD Q CQ D
1
1
1
CR A CTT
B
CD CO
1 CTP 74161(B) LD
＞CP Q A QB Q CQ D
串行进位 1 异步级联
CTP CTT
LD
D3 D2 D1 D0
74161
CO
CR
Q3 Q2 Q1 Q0
CP
Q3 ~ Q0:数据输出端 CTP、CTT：使能端，多片级联
2）74161逻辑功能描述
CTP CTT
LD
D3 D2 D1 D0 CO
74161 CR
Q3 Q2 Q1 Q0
CP
74161逻辑功能表
清零 预置 使能
时钟
使能
CTT CTP ×× ×× 0× 10 11
时钟 CP × ↑ × × ↑
预置数据输入
D3 D2 D1 D0 ××××
d3 d2 d1 d0 ×××× ×××× ××××
输出
Q3 Q2 Q1 Q0
0000 d3 d2 d1 d0
保持 保持 十进制计数
工作模式
异步清零 同步置数 数据保持 数据保持 加法计数
信号 （同步级联） 串行进位：低位片的进位信号（CO）作为高位片的时钟
脉冲（异步级联）
• 电路图
1 × ×××
1 × ×× ×
1
CR A B C D
CTT
CO
1 CTP 74161(A)
＞CP
LD Q A QB Q CQ D
CR A B C D
CTT
CO
CTP 74161(B)
1
＞CP
QA
QB
LD Q CQ D
(一）反馈清零法
例1：分析图示电路的功能
1
CTP CTT
LD
D3 D2 D1 D0
74161
CO
CR
Q3 Q2 Q1 Q0
CR
时序图
LD
d0
d1 d2
d3 CP
CTP CTT
Q0
Q1 Q2
Q3
CO
异步清零 同步 预置
计数
保持
8421BCD码同步加法计数器74160
CTP CTT
LD
D3 D2 D1 D0 CO
74160 CR
Q3 Q2 Q1 Q0
清零 CR
0 1 1 1 1
CP
74160的功能表
预置 LD × 0 1 1 1