数电课程设计数字电子时钟样本

合集下载

数字电路课程设计电子数字钟+闹铃

数字电路课程设计电子数字钟+闹铃数字电路课程设计院系：专业：电子信息工程姓名：学号：完成日期：2021 数字钟的设计一、系统功能概述、系统实现的功能：1、具有“时”、“分”、“秒”的十进制数字显示。

2、具有手动校时、校分、校秒的功能。

3、有定时和闹钟功能，能够在设定的时间发出闹铃声。

4、能进行整点报时。

从59分50秒起，每隔2秒发一次低音“嘟”的信号，连续5次，最后一次为高音“嘀”的信号。

、各项设计指标：1、显示部分采用的6个LED显示器，从高位至低位分别显示时、分、秒。

2、有一个设置调闹钟定时时间、正常时间的按钮，选择调的对象。

3、有三个按钮分别调时、分、秒的时间。

4、有一个按钮用作开启/关闭闹铃。

5、另外需要两个时钟信号来给系统提供脉冲信号，使时钟和闹钟正常工作，分别为1Hz、1kHz的脉冲。

二、系统组成以及系统各部分的设计 1、系统结构描述 //要求：系统结构描述，各个模块的功能描述；系统的顶层文件：1、顶层文件图：2、各模块的解释：、7个输入量clk_1khz、clk_1hz、key_slt、key_alarm、sec_set、min_set、hour_set：其中clk_1khz为闹铃模块提供时钟，处理后能产生“嘟”、“嘀”和变化的闹铃声音；clk_1hz为计时模块提供时钟信号，每秒计数一次；key_slt选择设置对象：定时或正常时间；key_alarm能够开启和关闭闹铃；sec_set、min_set、hour_set用于设置时间或定时，与key_slt 相关联。

各按键输出为脉冲信号。

、CNT60_A_SEC模块：这个模块式将clk_1hz这个时钟信号进行60进制计数，并产生一个分钟的触发信号。

该模块能将当前计数值实时按BCD码的格式输出。

将该输出接到两位LED数码后能时时显示秒的状态。

通过alarm_clk可以选择设置对象为时间还是定时值。

在设置时间模式上，key上的一个输入脉冲可以将clk的输入信号加一。

数电课程设计-数字电子钟PPT课件

5
3 设计方案的选择与论证
数字电子钟系统框图如下:
图3.1 数字电子钟系统框图
6
3 设计方案的选择与论证
3.1) 时间脉冲产生电路
振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。
由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
本实验中采用4040来构成分频电路。CD4040计数为最高为12级2进制计数器，可以将32767HZ的信号先分频为8HZ，再分为1HZ的信号。如图4.1所示，可以直接实现振荡和分频的功能。
16
4 电路设计计算与分析
4.2) 时、分、秒计数器
数字钟的计数电路用两个六十进制计数电路和24进制计数电路实现的。
数字电子钟设计目的数字电子钟设计目的设计任务和要求设计任务和要求设计方案的选择与论证设计方案的选择与论证电路设计计算与分析电路设计计算与分析元器件明细表元器件明细表11掌握数字钟的设计掌握数字钟的设计22熟悉集成电路的使用方法熟悉集成电路的使用方法11显示显示时时分分秒22可以可以2424小时制或小时制或1212小时制小时制
本设计校时电路是将各个位上的使能端引出接一个单刀双掷开关，一端（1端）接低位的进位信号，另一端（2端）接校时电路。校正某位上的时间时，可以将相应位的开关接到2端，通过拨动校时电路就能实现校时功能。
12
3 设计方案的选择与论证
3.5) 整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
J2是时校正开关。不校正时，J2开关是连接上面的，即连接正常计数。当校正时位时，首先截断正常的计数通路，然后再进行人工出触发计数加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

数电课程设计报告(数字时钟)

课题三、数字电子钟设计一：设计要求：（1）、准确计时，以数字形式显示时、分、秒的时间。

（2）、小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。

（3）、具有快速校准时、分、秒的功能。

二：总体参考方案该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。

秒计数器计满60后向分计数器进位，分计数计满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。

计数器输出经译码器送显示器。

计时出现误差时可以用校时电路进行较时、校分、校秒。

三：单元电路设计1. 秒脉冲发生器用555定时器构成秒脉冲发生器如图3.1所示图3.1 555定时器构成的秒脉冲发生器1.1555定时器555的工作原理它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器C1同相比较端和低电平比较器C2的反相输入端的参考电平为2VCC/3和VCC/3。

C1和C2的输出端控制RS触发器状态和放电管开关状态。

当输入信号为低电平时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于VCC/3时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。

Vco是控制电压端（5脚），当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01微法的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。

T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路.图3.1.1 555定时器的电路结构及其引脚图3.1.2 555电路的引脚功能2. 秒、分、时计数器秒、分计数器分和秒计数器都是模数M=60的计数器，其计数规律为00---01---…58---59---00…选74LS161作十位及个位计数器，再将它们级联组成模数M=60的计数器.图2.1 秒、分计时器图2.2 74LS161引脚图管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET*SR PE CET CEP工作模式L X X X RESET (Clear)清零H L X X LOAD (Pn Qn)置数H H H H COUNT (Increment)计数H H L X NO CHANGE (Hold)保持（不变）H H X L NO CHANGE (Hold)保持（不变）图2.3 74LS161选择开关方式真值表时计数器时计数器是一个“24翻1”的特殊进制计数器，即当数字钟运行到24时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中的计时规律。

电子数字时钟课程设计报告（数电）

电子数字时钟课程设计报告（数电）第一篇：电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。

且由于数字钟包括组合逻辑电路和时叙电路。

通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

1.1设计指标1.时间以12小时为一个周期；2.显示时、分、秒；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。

4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。

工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。

将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计数器，可以实现24小时的累计。

LED数码管将“时、分、秒”计数器的输出状态显示。

校时电路是来对“时、分、秒”显示数字进行校对调整。

2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。

数字电路课程设计--数字时钟

《数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒。

一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。

由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。

本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。

通过采用各种集成数字芯片搭建电路来实现相应的功能。

具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。

该电路具有计时和校时的功能。

在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。

实验证明该设计电路基本上能够符合设计要求！一、系统结构。

（1）功能。

此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。

（2）系统框图。

系统方框图1（3）系统组成。

1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。

2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。

3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。

4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。

5.显示模块：由7段数码管来起到显示作用，通过接受CD4511的信号。

本次选用的是共阴型的CD4511。

二、各部分电路原理。

1.秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。

最终如图3接口就输出矩形波，而形成的秒脉冲。

数字电路课程设计数字电子钟

数字电路逻辑设计课程设计学校：学院：专业班级：姓名：学号：同组人：课程设计题目数字电子钟设计要求1. 设计一个具有时、分、秒显示的电子钟（23小时59分59秒）。

2. 该电子钟应具有手动校时、校分得功能。

3. 整点报时。

从59分50秒起，每隔2s发出一次“嘟”的信号。

连续5次，最后1次信号结束即达到正点。

设计方案1. 数字电子钟基本工作原理和整体设计方案数字钟实际上是一个对标准频率进行计数的计数电路。

它的计时周期是24小时，由于计数器的起始时间不可能与标准时间（如北京时间）一致所以采用校准功能和报时功能。

数字电子钟是由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过时、分、秒译码器显示时间。

秒脉冲是整个系统的时基信号，它直接决定计时系统的精度，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。

时计数器采用24进制计时器，可实现对一天24小时的计时。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。

整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现报时。

校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。

数字电子钟逻辑框图如下：2. 数字电子钟单元电路设计、参数计算和元件芯片选择（1）石英晶体振荡器和分频器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。

它还具有压电效应，在晶体的某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。

数字电路课程设计—数字电子钟(常用版)

数字电路课程设计—数字电子钟（常用版）(可以直接使用，可编辑完整版资料，欢迎下载）数字电路课程设计—数字电子钟课题任务：1.由晶振电路产生１HZ标准秒信号2.秒、分为六十进制计数器。

3.时为二十四进制计数器。

4.准确计时，以数字形式显示时、分、秒。

5.具有整点报时功能，整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音(1000HZ)。

参考器件：CD4060、74LS161、74LS248J、晶振、开关、喇叭、阻容元件及门电路等。

设计要求：２、进行总体方案设计与论证，画框图；３、进行单元电路的设计；４、元器件选择与参数计算；５、用四号图纸绘制原理图；６、撰写设计说明书，字数不得少于2500字；参考文献。

数字电路的课程设计，那学期开学我就一直期待了，我喜欢电子制作，更何况这与学习牵上了，就像小时候等待放假过年一样，终于等到了它的到来。

我欣喜若狂，打算两周之内要把实物做出来。

第一周开始找资料设计电路图，74LS161为常用的4位同步二进制加计数器，并且还具有并行数据的同步预置功能。

多个74LS161可以实现无限进制计数,由74LS161组成的60进制及24进制制作的数字电子钟必须另加数码管译码器。

由于我以前用过CD40110这块芯片，所以很快就想到了它，40110是十进制加减计数/译码/锁存/驱动集成一体的CMOS 芯片，输出电流驱动能力大，可以直接接数码管显示。

两者比较，同样的功能74LS161使用的芯片就多于40110。

CD40110逻辑功能如下：第一周里，我把自己设计的电路经过一些单元模块的调试，都成功了，马上购买元件，不得不用了快递，元件邮递过来的期间开始画PCB板，并制作电路板，元件到时就可以安装了。

装好后电路存在许多问题，我两天两夜没有睡觉，就呆在实验室调试，就剩2天了，一些小问题仍没有解决，但必须得开始写论文了。

我又到图书馆查找芯片的具体资料，论文根据自己的制作一个一个字往上打的，总共附有20张图片和框图，都是自己画的。

数字电路实验数字时钟的设计

数字电子钟
一、实验目的
1.进一步熟悉各种进制计数器的功能及使用。

2.掌握译码显示电路的应用。

3.熟悉基本芯片的内部结构及应用。

4.熟悉数字电子钟的安装与调试。

二、设计原理
某数字电子钟的原理方框图如图1所示，该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。

三、实现原理
1、脉冲发生及分频电路
2、译码驱动
3、时分秒计数器
秒、分计数器为60进制计数器，小时计数器为24进制计数器。

实现这两种模数的计数器采用十进制计数器74LS390来实现。

74LS390内部结构
3.校时电路
数字电子钟启动后，每当显示与实际时间不符时，需要根据标准时间进行校时。

简单有效的校时电路如图所示。

5V
注：开关在上为正常工作状态, 开关在下为校时状态。

数电课程设计之数字钟

课程设计任务书学生姓名： XXX 专业班级：指导教师：工作单位：题目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。

要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。

2.秒、分为00-59六十进制计数器。

3.时为00-23二十四进制计数器。

4.可手动校正：能分别进行秒、分、时的校正。

只要将开关置于手动位置。

可分别对秒、分、时进行连续脉冲输入调整。

5.整点报时。

整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。

时间安排：第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日多功能数字钟电路设计摘要 (1)Abstract (2)1系统原理框图 (3)2方案设计与论证 (4)2.1时间脉冲产生电路 (4)2.2分频器电路 (6)2.3时间计数器电路 (7)2.4译码驱动及显示单元电路 (8)2.5校时电路 (8)2.6报时电路 (10)3单元电路的设计 (12)3.1时间脉冲产生电路的设计 (12)3.2计数电路的设计 (12)3.2.1 60进制计数器的设计 (12)3.2.2 24进制计数器的设计 (13)3.3译码及驱动显示电路 (14)3.4 校时电路的设计 (14)3.5 报时电路 (15)3.6电路总图 (17)4仿真结果及分析........................................... 错误！未定义书签。

4.1时钟结果仿真....................................... 错误！未定义书签。

4.2 秒钟个位时序图..................................... 错误！未定义书签。

数字电路课程设计——数字闹钟

当计数至1010时，LD=0，异步置数，0000，计数0~9；此时LD出现上升沿，D 触发器接收信号，置1；
U/D=0，加法计数；
继续计数：10、11、12；（十位由D触发器输出，个位由191输出）
当计数到13，即191刚出现0011时，U/D=1，RD=0, 191开始减计数2变1，D触发器清零，即从12翻至1.
CD4060
1 11 10 1 14级计数器
12脚应接地
3脚Q14：输出2Hz
石英晶体
C2
VDD C1 16 1
Q10 15 2
Q8 14 3
Q9 13 4
CLR CP1 CP0 12 5 11 6 10 7
CP0 9 8
22
32768Hz
CD4060
15分频电路构成的秒脉冲电路
23
三、单元电路的设计
35
三、单元电路的设计

振荡器的设计分频器的设计

时、分、秒计数器的设计
译码显示电路设计

校时电路的设计
定时控制电路的设计

正点报时电路的设计
报整点时数电路的设计
触摸报时电路的设计
36
4．译码显示电路设计
74LS47、74LS48为BCD—7段译码/驱动器。 74LS47可用来驱动共阳极的发光二极管显示器示器； 74LS48则用来驱动共阴极的发光二极管显示器。

“快校时”是，通过开关控制，使计数器对1Hz 的校时脉冲计数。

“慢校时”是用手动产生单脉冲作校时脉冲。
40
5．校时电路的设计
至时个位计数器至分个位计数器需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0” & & 或“1”时，可能会产生抖动，接电容C1 、C2可以缓解抖动。必要时还应将其改如果校时脉冲由 & & & & 为去抖动开关电路单次脉冲产生器分十位 S2为校“时 S1秒十位为校“分提供，则可以进 1 1 进位脉冲进位脉冲 ”用的控 ”用的控行“慢校时” 当S1或S2分别校时脉冲制开关制开关为“0”时可 S S C C 进行“快校时 3.3k 3.3k ” 0.01F 0.01F

数电课设-数字式闹钟

课程设计任务书数字式闹钟第一部分设计任务1.1设计任务(1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。

(2) 具有快速校准时、分、秒的功能。

(3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。

1.2设计指标(1).有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显示。

时十位显示时个位显示分十位显示(2). 计时以24小时为周期。

(23:59→00:00)(3).具有较时电路，可进行分、时较对。

(4).走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃，闹铃响时约3s。

第二部分设计方案2.1总体设计方案说明系统组成：显示电路：译码器数码管秒信号发生器：由LM555构成多谐振荡器走时电路：计数器和与非门组成校时电路：秒信号调节闹钟电路：跳线的方法由计数器、译码器、组合逻辑电路、单稳态电路组成2.2模块结构与方框图1.秒钟与分钟显示电路用两片74290组成60进制计数器，输入计数脉冲CP加在CLKA’端，把QA与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数，个位接成十进制形式，十位接成六进制形式，当R0(1)=RO(2)=1且R9(1)*R9(2)=0时74290的输出被直接置0，当R0(1)*RO(2)=0和R9(1)*R9(2)=0时开始计数。

电路图如下：连接成总电路时，分钟的输入信号由秒钟计数器提供。

2.时钟显示电路：同样用2片74290组成24进制，当十位的为2，个位的为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。

电路图如下：连接成总电路时，时钟输入信号由分钟计数器提供。

3.调时分秒可接几个开关来控制个位，十位的信号输入，如开关1、2、space。

如图示：4.闹钟分设置与上面相差一个输入信号，如下图：时设置的个位为十进制，十位为三进制，当十位为2时，通过反馈控制端，个位不能大于等于4，即小时十位为2时，个位加到4时十位和个位马上全部置0，从而让小时的设置只能最大设为23。

数电课程设计时钟模板

数电课程设计时钟模板一、课程目标知识目标：1. 学生能够理解时钟电路的基本原理，掌握数电课程中计时器的设计方法。

2. 学生能够运用所学知识，设计并实现一个具有基本计时功能的时钟模板。

3. 学生能够了解时钟电路中各个组成部分的作用及其相互关系。

技能目标：1. 学生能够运用数字电路设计软件，进行时钟电路的绘制和仿真。

2. 学生能够通过实际操作，完成时钟电路的搭建和调试。

3. 学生能够分析并解决时钟电路中可能出现的问题，提高实际操作能力。

情感态度价值观目标：1. 学生培养对数字电路设计和电子制作的兴趣，激发创新意识。

2. 学生通过团队协作，培养沟通、交流和解决问题的能力。

3. 学生在课程学习中，培养严谨、细致的学习态度，提高自我管理和组织能力。

课程性质分析：本课程为数字电路课程设计的一部分，旨在帮助学生将所学理论知识与实际应用相结合，提高学生的实践能力。

学生特点分析：学生已具备一定的数字电路基础知识，具有一定的逻辑思维和分析能力，但对实际操作和设计尚缺乏经验。

教学要求：1. 教学内容与课本知识紧密结合，注重实践操作和理论知识的衔接。

2. 教学过程中，注重引导学生主动参与，培养学生的动手能力和解决问题的能力。

3. 教学评估以学生实际操作和设计成果为主要依据，关注学生在课程学习中的成长和进步。

二、教学内容1. 数字电路基础知识回顾：使学生掌握触发器、计数器等基本电路的工作原理和功能。

- 教材章节：第二章数字电路基础- 内容列举：触发器、计数器、寄存器等基本电路的工作原理和功能。

2. 时钟电路设计原理：讲解时钟电路的基本组成部分，如晶振、分频器、计时器等，并分析其工作原理。

- 教材章节：第四章时序逻辑电路- 内容列举：时钟信号产生、分频器设计、计时器设计。

3. 数字电路设计软件应用：教授学生使用数字电路设计软件，如Multisim、Proteus等，进行时钟电路的绘制和仿真。

- 教材章节：第六章数字电路设计与仿真- 内容列举：软件基本操作、电路图绘制、仿真分析。

数字电路课程设计方案数字电子钟

多功能数字时钟设计报告目录一、设计任务和要求 (2)二、设计的方案的选择与论证 (2)(1) 总体电路分析 (2)(2) 仿真分析 (3)(3) 仿真说明 (3)三、电路设计计算与分析 (4)（1）小时计时电路 (4)（2）分钟计时电路 (5)（3）秒钟计时电路 (7)（4）校时选择电路 (8)（5）整点译码电路 (9)（6）脉冲产生电路 (12)四、总结及心得 (13)五、附录 (15)（1）元器件明细表 (15)（2）附图 (17)一、设计任务和要求实现24小时的时钟显示、校准、整点报时等功能。

具体要求：（1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从0~23，分0~59，秒0~59）。

（2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。

（3）整点报时：当时钟计时到整点时，能进行整点报时。

二、设计的方案的选择与论证（1）总体电路分析总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电路、整点译码电路、等模块连接在一起，外接输入开关和输出显示数码管构成。

总体结构图如下：—∣（2）仿真分析单击运行按钮，可观测仿真结果。

电路能完成显示计时、校时、整点报时以及闹铃等功能。

○1计时功能。

当开关S1、S2都处于断开状态时，数字时钟工作于计时状态。

此时，电路中的秒计时电路、分计时电路以及小时计时电路分别对秒脉冲、分脉冲和小时脉冲进行计数。

计数结果经数码管显示计时时间值。

○2校时功能。

当开关S1瞬时闭合时对小时校准、当S2瞬时闭合时对分校准○3整点报时功能。

整点译码电路通过识别整点时间，产生整点报时信号。

当前时间为零点时，会产生整点报时，此时灯泡会亮，（3）仿真说明。

○1因版面有限，总设计图并未纳入本设计报告中，而是在此之外通过PROTELL画图，用A3纸另外打印。

这样看图较为清晰。

○2采用总线方式，使信号线连线简介、美观，电路可持续性强。

三、电路设计计算与分析（1）小时计时电路。

数电电子时钟课程设计

专业课程设计报告题目：数字电子钟课程设计系别电气工程系专业班级电气一班学生姓名廖柏新指导教师杜芸强提交日期 2011年2月24日一、设计目的 (3)二、设计要求和设计指标 (3)三、设计内容 (3)3.1方案设计与选择 (3)3.2原理设计和功能描述 (4)3.2.1数字计时器的设计思想 (4)3.2.2数字电子钟总体框架图 (4)3.3单元电路的设计 (5)3.3.1数字电子钟原理效果图 (5)3.3.2晶体振荡器电路 (5)3.3.3分频器电路 (6)3.3.4时间计数器电路 (7)3.3.5数码管 (7)3.3.6扬声器 (8)3.4元器件清单 (8)3.4.1数字电子钟仿真 (9)四、本设计改进建议 (9)五、感想 (10)六、主要参考文献 (10)附录 (10)一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

二、设计要求和设计指标1、设计一个能显示时、分、秒的数字钟，显示时间从00：00：00到23：59：592、设计的电路包括产生时基信号，时、分、秒的计时电路，显示电路。

3、扩展功能：能实现校时、教分、教秒；整点报时。

三、设计内容3.1方案设计与选择数字电子技术的复杂性和灵活性决定了数字电子钟的设计方案有多种，如下是我总结的部分方案。

方案一：脉冲信号源的选择。

用555定时器制作的多谐振荡器，信号发生器，脉冲芯片等方式都可以作为脉冲信号源，在此我选择的是多谐振荡器，主要考虑的是它的易于制作和很好的稳定性。