数字电路期末复习完整版
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1）常量与变量的关系Ａ+0＝Ａ与Ａ Ａ
Ａ+1＝1与
＝1与 ＝0
2）与普通代数相运算规律
a.交换律：Ａ+Ｂ＝Ｂ+Ａ
b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）
c.分配律： ＝
）
3）逻辑函数的特殊规律
a.同一律：Ａ+Ａ+Ａ
b.摩根定律： ，
b.关于否定的性质Ａ＝
基本规则：反演规则和对偶规则，例1-5
四、逻辑函数的三种表示方法及其互相转换
②下降沿JK触发器
其特性方程 (CP下降沿到来时有效)
3）Ｔ触发器
①上升沿Ｔ触发器
其特性方程 (CP上升沿到来时有效)
②下降沿Ｔ触发器
其特性方程: (CP下降沿到来时有效)
例：设图Ａ所示电路中，已知Ａ端的波形如图Ｂ所示，试画出Ｑ及Ｂ端波形，设触发器初始状态为0.
由于所用触发器为下降沿触发的Ｄ触发器，
以下内容了解
2、输入短路电流IIS
输入端接地时的输入电流叫做输入短路电流IIS。
3、输入高电平漏电流IIH
输入端接高电平时输入电流
4、输出高电平负载电流IOH
5、输出低电平负载电流IOL
6、扇出系数NO
一个门电路驱动同类门的最大数目
第三章组合逻辑电路知识要点
一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关
图Ａ图Ｂ
若电路如图C所示，设触发器初始状态为0，C的波形如图D所示,试画出Ｑ及Ｂ端的波形
当特性方程 ＝ （CP下降沿有效）
时刻之前，A=0,Q=0,CP=B=
时刻到来时 Ａ＝1， 故CP=B=
当CP由1变为0时， ＝1
当 ＝1时，由于A=1,故CP＝ ， 不变
时刻到来时， Ａ＝0， ＝1，故CP=B=
若 ，CP作用后， (翻转)
7.边沿触发器
边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生，
边沿触发器分为：上升沿触发和下降沿触发
1）边沿Ｄ触发器
①上升沿Ｄ触发器
其特性方程 (CP上升沿到来时有效)
②下降沿Ｄ触发器
其特性方程 (CP下降沿到来时有效)
2）边沿JK触发器
①上升沿JK触发器
其特性方程 (CP上升沿到来时有效)
此时，CP由1变为0时， ＝0
当 ＝0时，由于Ａ＝0故CP=0 0=1
时刻到来时，由于A=1，而 ＝0，故CP＝
当CP由1变为0时， ＝1
当Ｑ＝1时，由于Ａ＝1，故ＣＰ＝Ｂ＝
图C图D
例：试写出如图示电路的特性方程，并画出如图示给定信号CP、Ａ、Ｂ作用下Ｑ端的波形，设触发器的初始状态为0.
解：由题意该触发器为下降沿触发器JK触发器其特性方程
不满足约束条件的乘积项。上例：AB，ABC
3.约束项是不是无关项？
约束项是无关项的一种，（另外一种是任意项）
4.卡罗图上如何表示约束条件？
将约束相对应的区域填“X”。
解：函数Y的卡诺图如下：
第二章门电路知识要点
门电路是构成各种复杂集成电路的基础，本章着重理解TTL和CMOS两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。
逻辑函数的三种表示方法为：真值表、函数式、逻辑图
会从这三种中任一种推出其它二种，详见例1-7
五、逻辑函数的最小项表示法：最小项的性质；例1-8
六、逻辑函数的化简：要求按步骤解答
1、利用公式法对逻辑函数进行化简
1）合并项法：
利用Ａ+ 或 ,将二项合并为一项，合并时可消去一个变量
例如：Ｌ＝
2）吸收法
利用公式 ，消去多余的积项，根据代入规则 可以是任何一个复杂的逻辑式
二、组合逻辑电路的分析方法（按步骤解题）
三、若干常用组合逻辑电路
译码器（74LS138）
全加器（真值表分析）
数选器（74151和74153）
四、组合逻辑电路设计方法（按步骤解题）
1、用门电路设计
2、用译码器、数据选择器实现
例3.1试设计一个三位多数表决电路
1、用与非门实现
2、用译码器74LS138实现
1. TTL与CMOS的电压传输特性
开门电平 —保证输出为额定低电平
时所允许的最小输入高电平值
在标准输入逻辑时， ＝1.8Ｖ
关门 —保证输出额定高电平90%的情况下，允许的最大输入低电平值，在标准输入逻辑时， ＝0.8Ｖ
—为逻辑0的输入电压 典型值 ＝0.3Ｖ
—为逻辑１的输入电压 典型值 ＝3.0Ｖ
③状态赋值及列真值表
由题意，输入变量的状态赋值及真值表如下表所示。
2.化简
由于变量个数较少，帮用卡诺图化简
3.写出表达式
经化简，得到
4.画出逻辑图
二、用组合逻辑集成电路构成函数
①74LS151的逻辑图如右图图中， 为输入使能端，低电平有效 为地址输入端， 为数据选择输入端， 、 互非的输出端，其菜单如下表。
3.写出逻辑表达式，画出逻辑图
①变换最简与或表达式，得到所需的ቤተ መጻሕፍቲ ባይዱ简式
②根据最简式，画出逻辑图
例，设计一个8421BCD检码电路，9要求当输入量ABCD<3或>7时，电路输出为高电平，试用最少的与非门实现该电路。
解：1.逻辑抽象
①分由题意，输入信号是四位8421ＢＣＤ码为十进制，输出为高、低电平；
②设输入变量为DCBA，输出变量为Ｌ；
74LS153输出Y1的逻辑函数表达式为：
三变量多数表决电路Y输出函数为：
令A=A1，B=A0，C用D10~D13表示，则
∴D10=0，D11=C，D12=C，D13=1
逻辑图如下：
注：实验中1位二进制全加器设计：用138或153如何实现？1位二进制全减器呢？
一、组合逻辑电路的设计方法
根据实际需要，设计组合逻辑电路基本步骤如下：
1、饱和、截止条件：截止： ，饱和：
2、反相器饱和、截止判断
二、基本门电路及其逻辑符号
与门、或非门、非门、与非门、OC门、三态门、异或；
传输门、OC/OD门及三态门的应用
三、门电路的外特性
1、输入端电阻特性：对TTL门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。习题2-7
4.主从R-S触发器
特性方程 (作用后)
约束条件
逻辑功能
若 ，CP作用后，
若 ，CP作用后，
若 ，CP作用后，
若 ，CP作用后，处于不稳定状态
Note:CP作用后指ＣＰ由0变为1，再由1变为0时
5.主从JK触发器
特性方程为： (CP作用后)
逻辑功能
若 ，CP作用后，
若 ，CP作用后，
若 ，CP作用后， (保持)
二、触发器逻辑功能的表示方法
触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。
对于第5章 表示逻辑功能常用方法有特性表，特性方程及时序图
对于第6章 上述5种方法其本用到。
三、各种触发器的逻辑符号、功能及特性方程
1.基本R-S触发器逻辑符号逻辑功能
特性方程：若 ，则
若 ，则
（约束条件）若 ，则
数电课程各章重点
第一章逻辑代数基础知识要点
一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码
二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非
三、逻辑代数的基本公式和常用公式、基本规则
逻辑代数的基本公式
逻辑代数常用公式：
一、逻辑代数的基本公式和常用公式
例如 化简函数Ｌ＝
解：先用摩根定理展开： ＝ 再用吸收法
Ｌ＝
＝
＝
＝
＝
3）消去法
利用 消去多余的因子
例如，化简函数Ｌ＝
解： Ｌ＝
＝
＝
＝
=
=
=
4)配项法
利用公式 将某一项乘以（ ），即乘以1，然后将其折成几项，再与其它项合并。
例如：化简函数Ｌ＝
解：Ｌ＝
＝
＝
＝
＝
＝
2.应用举例
将下列函数化简成最简的与－或表达式
1.逻辑抽象
①分析设计要求，确定输入、输出信号及其因果关系
②设定变量，即用英文字母表示输入、输出信号
③状态赋值，即用0和1表示信号的相关状态
④列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。
2.化简
①输入变量少时，用卡诺图
②输入变量多时，用公式法
3、用双4选1数据选择器74LS153
解：1.逻辑定义
设A、B、C为三个输入变量，Y为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。
2.根据题意列出真值表如表3.1所示表3.1
3.经化简函数Y的最简与或式为：
4.用门电路与非门实现
函数Y的与非—与非表达式为：
逻辑图如下：
5.用3—8译码器74LS138实现
由于74LS138为低电平译码，故有
由真值表得出Y的最小项表示法为：
用74LS138实现的逻辑图如下：
6.用双4选1的数据选择器74LS153实现
74LS153内含二片双4选1数据选择器，由于该函数Y是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现
在表达式的第1项 中 为反变量，Ｂ、Ｃ为原变量，故 ＝011
在表达式的第２项 ，中A、C为反变量，为 原变量，故 ＝101
同理 =111
=110
这样Ｌ＝
将74LS151中m 取1
即 ＝1
取0，即 ＝0
由此画出实现函数Ｌ＝ 的逻辑图如下图示。
第四章触发器知识要点
一、触发器分类：基本R-S触发器、同步RS触发器、同步Ｄ触发器、 主从R-S触发器、主从JK触发器、边沿触发器{上升沿触发器（Ｄ触发器、JK触发器）、下降沿触发器（Ｄ触发器、JK触发器）
1）Ｌ＝
2) L=
3) L=
解：1）Ｌ＝
＝
=
=
=
=
=
2) L=
=
=
=
=
3) L=
=
=
＝
=
＝
2、利用卡诺图对逻辑函数化简
3、具有约束条件的逻辑函数化简
例1.1利用公式法化简
解：
例1.2利用卡诺图化简逻辑函数
约束条件为
特别注意：1.什么是约束条件？
对函数输入变量组合的限制.例如AB=0.
2.什么是约束项？
基本RS触发器：SD、RD每一变化对输出均产生影响
时钟控制RS触发器：在CP高电平期间R、S变化对输出有影响
主从JK触发器：在CP=1期间，主触发器状态随R、S变化。CP下降沿，从触发器按主触发器状态翻转。在CP=1期间，JK状态应保持不变，否则会产生一次状态变化。
T'触发器：Q是CP的二分频
边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。
—为逻辑１的输出电压 典型值 ＝3.5Ｖ
—为逻辑0的输出电压 典型值 ＝0.3Ｖ
对于TTL：这些临界值为 ，
,
低电平噪声容限：
高电平噪声容限：
例：74ＬＳ00的
它的高电平噪声容限 ＝3－1.8＝1.2Ｖ
它的低电平噪声容限 ＝0.8－0.3＝0.5Ｖ
2.TTL与COMS关于逻辑0和逻辑1的接法
74ＨＣ00为CMOS与非门采用+5Ｖ电源供电，输入端在下面四种接法下都属于逻辑0
若 ，则 ＝1（不允许出现）
2.同步RS触发器
（CP＝1期间有效）若 ，则
（约束条件）若 ，则
同步RS触发器(锁存器)
动作特点：
CP=1的全部时间内，S和R的变化都将引起输出端状态的变化；
CP=0的全部时间内，输出端状态不变，无论S和R怎样变化；
若 ，则
若 ，则 ＝1处于不稳定状态
3.同步Ｄ触发器
特性方程 (CP=1期间有效)
其特性方程为 ＝ (CP下降沿到来时)Ｂ=CP＝
时刻之前 ， ＝0，Ａ＝0
CP=B=0 0=0
时刻到来时 ，Ａ＝1
CP=B=1 0=1 不变
时刻到来时 Ａ＝0， ，故B=CP=0，当CP由1变为0时， ＝ ＝1
当 1，而A=0 CP=1
时刻到来时，A=1， CP=A =0
当CP＝0时， ＝0
当 时，由于A=1，故CP= A =1
＝
=
其中 为 的最小项
为数据输入
当 ＝1时，与其对应的最小项在表达式中出现
当 ＝0时，与其对应的最小项则不会出现
利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。
②利用入选一数据选择器74LS151产生逻辑函数
解：1）将已知函数变换成最小项表达式
Ｌ＝
＝
＝
2)将 转换成74LS151对应的输出形式 =
四、触发器转换
D触发器和JK触发器转换成T和T’触发器
第五章时序逻辑电路知识要点
一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。
时序逻辑电路由组合逻辑电路和存储电路组成。
（CP下降沿到来时有效）
其中
由JK触发器功能：
J=1, K=0 CP作用后 1
J=0, K=0 CP作用后 0
J=0, K=0 CP作用后
J=1, K=1 CP作用后
一、触发器：能储存一位二进制信号的单元
二、各类触发器框图、功能表和特性方程
RS：
SR=0
JK：
D：
T：
T'：
三、各类触发器动作特点及波形图画法
①输入端接地
②输入端低于1.5Ｖ的电源
③输入端接同类与非门的输出电压低于0.1Ｖ
④输入端接10 电阻到地
74LS00为TTL与非门，采用+5Ｖ电源供电，采用下列4种接法都属于逻辑1
①输入端悬空
②输入端接高于2Ｖ电压
③输入端接同类与非门的输出高电平3.6Ｖ
④输入端接10 电阻到地
第三章
一、三极管开、关状态
Ａ+1＝1与
＝1与 ＝0
2）与普通代数相运算规律
a.交换律：Ａ+Ｂ＝Ｂ+Ａ
b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）
c.分配律： ＝
）
3）逻辑函数的特殊规律
a.同一律：Ａ+Ａ+Ａ
b.摩根定律： ，
b.关于否定的性质Ａ＝
基本规则：反演规则和对偶规则，例1-5
四、逻辑函数的三种表示方法及其互相转换
②下降沿JK触发器
其特性方程 (CP下降沿到来时有效)
3）Ｔ触发器
①上升沿Ｔ触发器
其特性方程 (CP上升沿到来时有效)
②下降沿Ｔ触发器
其特性方程: (CP下降沿到来时有效)
例：设图Ａ所示电路中，已知Ａ端的波形如图Ｂ所示，试画出Ｑ及Ｂ端波形，设触发器初始状态为0.
由于所用触发器为下降沿触发的Ｄ触发器，
以下内容了解
2、输入短路电流IIS
输入端接地时的输入电流叫做输入短路电流IIS。
3、输入高电平漏电流IIH
输入端接高电平时输入电流
4、输出高电平负载电流IOH
5、输出低电平负载电流IOL
6、扇出系数NO
一个门电路驱动同类门的最大数目
第三章组合逻辑电路知识要点
一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关
图Ａ图Ｂ
若电路如图C所示，设触发器初始状态为0，C的波形如图D所示,试画出Ｑ及Ｂ端的波形
当特性方程 ＝ （CP下降沿有效）
时刻之前，A=0,Q=0,CP=B=
时刻到来时 Ａ＝1， 故CP=B=
当CP由1变为0时， ＝1
当 ＝1时，由于A=1,故CP＝ ， 不变
时刻到来时， Ａ＝0， ＝1，故CP=B=
若 ，CP作用后， (翻转)
7.边沿触发器
边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生，
边沿触发器分为：上升沿触发和下降沿触发
1）边沿Ｄ触发器
①上升沿Ｄ触发器
其特性方程 (CP上升沿到来时有效)
②下降沿Ｄ触发器
其特性方程 (CP下降沿到来时有效)
2）边沿JK触发器
①上升沿JK触发器
其特性方程 (CP上升沿到来时有效)
此时，CP由1变为0时， ＝0
当 ＝0时，由于Ａ＝0故CP=0 0=1
时刻到来时，由于A=1，而 ＝0，故CP＝
当CP由1变为0时， ＝1
当Ｑ＝1时，由于Ａ＝1，故ＣＰ＝Ｂ＝
图C图D
例：试写出如图示电路的特性方程，并画出如图示给定信号CP、Ａ、Ｂ作用下Ｑ端的波形，设触发器的初始状态为0.
解：由题意该触发器为下降沿触发器JK触发器其特性方程
不满足约束条件的乘积项。上例：AB，ABC
3.约束项是不是无关项？
约束项是无关项的一种，（另外一种是任意项）
4.卡罗图上如何表示约束条件？
将约束相对应的区域填“X”。
解：函数Y的卡诺图如下：
第二章门电路知识要点
门电路是构成各种复杂集成电路的基础，本章着重理解TTL和CMOS两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。
逻辑函数的三种表示方法为：真值表、函数式、逻辑图
会从这三种中任一种推出其它二种，详见例1-7
五、逻辑函数的最小项表示法：最小项的性质；例1-8
六、逻辑函数的化简：要求按步骤解答
1、利用公式法对逻辑函数进行化简
1）合并项法：
利用Ａ+ 或 ,将二项合并为一项，合并时可消去一个变量
例如：Ｌ＝
2）吸收法
利用公式 ，消去多余的积项，根据代入规则 可以是任何一个复杂的逻辑式
二、组合逻辑电路的分析方法（按步骤解题）
三、若干常用组合逻辑电路
译码器（74LS138）
全加器（真值表分析）
数选器（74151和74153）
四、组合逻辑电路设计方法（按步骤解题）
1、用门电路设计
2、用译码器、数据选择器实现
例3.1试设计一个三位多数表决电路
1、用与非门实现
2、用译码器74LS138实现
1. TTL与CMOS的电压传输特性
开门电平 —保证输出为额定低电平
时所允许的最小输入高电平值
在标准输入逻辑时， ＝1.8Ｖ
关门 —保证输出额定高电平90%的情况下，允许的最大输入低电平值，在标准输入逻辑时， ＝0.8Ｖ
—为逻辑0的输入电压 典型值 ＝0.3Ｖ
—为逻辑１的输入电压 典型值 ＝3.0Ｖ
③状态赋值及列真值表
由题意，输入变量的状态赋值及真值表如下表所示。
2.化简
由于变量个数较少，帮用卡诺图化简
3.写出表达式
经化简，得到
4.画出逻辑图
二、用组合逻辑集成电路构成函数
①74LS151的逻辑图如右图图中， 为输入使能端，低电平有效 为地址输入端， 为数据选择输入端， 、 互非的输出端，其菜单如下表。
3.写出逻辑表达式，画出逻辑图
①变换最简与或表达式，得到所需的ቤተ መጻሕፍቲ ባይዱ简式
②根据最简式，画出逻辑图
例，设计一个8421BCD检码电路，9要求当输入量ABCD<3或>7时，电路输出为高电平，试用最少的与非门实现该电路。
解：1.逻辑抽象
①分由题意，输入信号是四位8421ＢＣＤ码为十进制，输出为高、低电平；
②设输入变量为DCBA，输出变量为Ｌ；
74LS153输出Y1的逻辑函数表达式为：
三变量多数表决电路Y输出函数为：
令A=A1，B=A0，C用D10~D13表示，则
∴D10=0，D11=C，D12=C，D13=1
逻辑图如下：
注：实验中1位二进制全加器设计：用138或153如何实现？1位二进制全减器呢？
一、组合逻辑电路的设计方法
根据实际需要，设计组合逻辑电路基本步骤如下：
1、饱和、截止条件：截止： ，饱和：
2、反相器饱和、截止判断
二、基本门电路及其逻辑符号
与门、或非门、非门、与非门、OC门、三态门、异或；
传输门、OC/OD门及三态门的应用
三、门电路的外特性
1、输入端电阻特性：对TTL门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。习题2-7
4.主从R-S触发器
特性方程 (作用后)
约束条件
逻辑功能
若 ，CP作用后，
若 ，CP作用后，
若 ，CP作用后，
若 ，CP作用后，处于不稳定状态
Note:CP作用后指ＣＰ由0变为1，再由1变为0时
5.主从JK触发器
特性方程为： (CP作用后)
逻辑功能
若 ，CP作用后，
若 ，CP作用后，
若 ，CP作用后， (保持)
二、触发器逻辑功能的表示方法
触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。
对于第5章 表示逻辑功能常用方法有特性表，特性方程及时序图
对于第6章 上述5种方法其本用到。
三、各种触发器的逻辑符号、功能及特性方程
1.基本R-S触发器逻辑符号逻辑功能
特性方程：若 ，则
若 ，则
（约束条件）若 ，则
数电课程各章重点
第一章逻辑代数基础知识要点
一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码
二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非
三、逻辑代数的基本公式和常用公式、基本规则
逻辑代数的基本公式
逻辑代数常用公式：
一、逻辑代数的基本公式和常用公式
例如 化简函数Ｌ＝
解：先用摩根定理展开： ＝ 再用吸收法
Ｌ＝
＝
＝
＝
＝
3）消去法
利用 消去多余的因子
例如，化简函数Ｌ＝
解： Ｌ＝
＝
＝
＝
=
=
=
4)配项法
利用公式 将某一项乘以（ ），即乘以1，然后将其折成几项，再与其它项合并。
例如：化简函数Ｌ＝
解：Ｌ＝
＝
＝
＝
＝
＝
2.应用举例
将下列函数化简成最简的与－或表达式
1.逻辑抽象
①分析设计要求，确定输入、输出信号及其因果关系
②设定变量，即用英文字母表示输入、输出信号
③状态赋值，即用0和1表示信号的相关状态
④列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。
2.化简
①输入变量少时，用卡诺图
②输入变量多时，用公式法
3、用双4选1数据选择器74LS153
解：1.逻辑定义
设A、B、C为三个输入变量，Y为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。
2.根据题意列出真值表如表3.1所示表3.1
3.经化简函数Y的最简与或式为：
4.用门电路与非门实现
函数Y的与非—与非表达式为：
逻辑图如下：
5.用3—8译码器74LS138实现
由于74LS138为低电平译码，故有
由真值表得出Y的最小项表示法为：
用74LS138实现的逻辑图如下：
6.用双4选1的数据选择器74LS153实现
74LS153内含二片双4选1数据选择器，由于该函数Y是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现
在表达式的第1项 中 为反变量，Ｂ、Ｃ为原变量，故 ＝011
在表达式的第２项 ，中A、C为反变量，为 原变量，故 ＝101
同理 =111
=110
这样Ｌ＝
将74LS151中m 取1
即 ＝1
取0，即 ＝0
由此画出实现函数Ｌ＝ 的逻辑图如下图示。
第四章触发器知识要点
一、触发器分类：基本R-S触发器、同步RS触发器、同步Ｄ触发器、 主从R-S触发器、主从JK触发器、边沿触发器{上升沿触发器（Ｄ触发器、JK触发器）、下降沿触发器（Ｄ触发器、JK触发器）
1）Ｌ＝
2) L=
3) L=
解：1）Ｌ＝
＝
=
=
=
=
=
2) L=
=
=
=
=
3) L=
=
=
＝
=
＝
2、利用卡诺图对逻辑函数化简
3、具有约束条件的逻辑函数化简
例1.1利用公式法化简
解：
例1.2利用卡诺图化简逻辑函数
约束条件为
特别注意：1.什么是约束条件？
对函数输入变量组合的限制.例如AB=0.
2.什么是约束项？
基本RS触发器：SD、RD每一变化对输出均产生影响
时钟控制RS触发器：在CP高电平期间R、S变化对输出有影响
主从JK触发器：在CP=1期间，主触发器状态随R、S变化。CP下降沿，从触发器按主触发器状态翻转。在CP=1期间，JK状态应保持不变，否则会产生一次状态变化。
T'触发器：Q是CP的二分频
边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。
—为逻辑１的输出电压 典型值 ＝3.5Ｖ
—为逻辑0的输出电压 典型值 ＝0.3Ｖ
对于TTL：这些临界值为 ，
,
低电平噪声容限：
高电平噪声容限：
例：74ＬＳ00的
它的高电平噪声容限 ＝3－1.8＝1.2Ｖ
它的低电平噪声容限 ＝0.8－0.3＝0.5Ｖ
2.TTL与COMS关于逻辑0和逻辑1的接法
74ＨＣ00为CMOS与非门采用+5Ｖ电源供电，输入端在下面四种接法下都属于逻辑0
若 ，则 ＝1（不允许出现）
2.同步RS触发器
（CP＝1期间有效）若 ，则
（约束条件）若 ，则
同步RS触发器(锁存器)
动作特点：
CP=1的全部时间内，S和R的变化都将引起输出端状态的变化；
CP=0的全部时间内，输出端状态不变，无论S和R怎样变化；
若 ，则
若 ，则 ＝1处于不稳定状态
3.同步Ｄ触发器
特性方程 (CP=1期间有效)
其特性方程为 ＝ (CP下降沿到来时)Ｂ=CP＝
时刻之前 ， ＝0，Ａ＝0
CP=B=0 0=0
时刻到来时 ，Ａ＝1
CP=B=1 0=1 不变
时刻到来时 Ａ＝0， ，故B=CP=0，当CP由1变为0时， ＝ ＝1
当 1，而A=0 CP=1
时刻到来时，A=1， CP=A =0
当CP＝0时， ＝0
当 时，由于A=1，故CP= A =1
＝
=
其中 为 的最小项
为数据输入
当 ＝1时，与其对应的最小项在表达式中出现
当 ＝0时，与其对应的最小项则不会出现
利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。
②利用入选一数据选择器74LS151产生逻辑函数
解：1）将已知函数变换成最小项表达式
Ｌ＝
＝
＝
2)将 转换成74LS151对应的输出形式 =
四、触发器转换
D触发器和JK触发器转换成T和T’触发器
第五章时序逻辑电路知识要点
一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。
时序逻辑电路由组合逻辑电路和存储电路组成。
（CP下降沿到来时有效）
其中
由JK触发器功能：
J=1, K=0 CP作用后 1
J=0, K=0 CP作用后 0
J=0, K=0 CP作用后
J=1, K=1 CP作用后
一、触发器：能储存一位二进制信号的单元
二、各类触发器框图、功能表和特性方程
RS：
SR=0
JK：
D：
T：
T'：
三、各类触发器动作特点及波形图画法
①输入端接地
②输入端低于1.5Ｖ的电源
③输入端接同类与非门的输出电压低于0.1Ｖ
④输入端接10 电阻到地
74LS00为TTL与非门，采用+5Ｖ电源供电，采用下列4种接法都属于逻辑1
①输入端悬空
②输入端接高于2Ｖ电压
③输入端接同类与非门的输出高电平3.6Ｖ
④输入端接10 电阻到地
第三章
一、三极管开、关状态