数字逻辑电路与系统设计[习题解答
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
101 010112．不与十进制数（）10等值的数或代码为 C 。
A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。
A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。
A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。
数字逻辑与数字系统设计第2-3章客观题
（）1、数字电路又称为开关电路、逻辑电路。
答案：正确（）2、二极管、三极管、场效应管是常用的开关元件。
答案：正确（）3、最基本的逻辑关系是：与、或、非。
答案：正确（）4、高电平用0表示，低电平用1表示，称为正逻辑。
答案：错误（）5、TTL型门电路比CMS型门电路开关速度快。
答案：正确（）6、逻辑表达式是逻辑函数常用的表示方法。
答案：正确（）7、用真值表表示逻辑函数，缺乏直观性。
答案：错误（）8、逻辑图是最接近实际的电路图。
答案：正确（）9、由真值表得到的逻辑函数一般都要经过化简。
答案：正确（）10、组合电路的特点是：任意时刻的输出与电路的原状态有关。
答案：错误（）11、1+A＝1答案：正确（）12、AB+A＝A（）13、将实际问题转换成逻辑问题第一步是要先写出逻辑函数表达式。
答案：错误14、异或函数与同或函数在逻辑上互为反函数。
（对）每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）15、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（错）16、逻辑函数F=A B+A B+B C+B C已是最简与或表达式。
（错）17、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。
（错）18、卡诺图中为1的方格均表示逻辑函数的一个最小项。
（对）19、在逻辑运算中，“与”逻辑的符号级别最高。
（错）20、标准与或式和最简与或式的概念相同。
（对）21、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。
（对）22、格雷码具有任何相邻码只有一位码元不同的特性。
（对）23、所有的集成逻辑门，其输入端子均为两个或两个以上。
（错）24、根据逻辑功能可知，异或门的反是同或门。
（对）25、逻辑门电路是数字逻辑电路中的最基本单元。
（对）26、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。
（错）27、74LS系列产品是TTL集成电路的主流，应用最为广泛。
数字逻辑电路习题与答案
1、在数字系统中，下列哪种不是数的小数点表示法？A.定点整数表示法B.记阶表示法C.浮点表示法D.定点小数表示法正确答案：B2、下列哪种代码是自补码？A.格雷码B.步进码C.8421码D.2421码正确答案：D3、下列哪种不是可靠性编码？A.8421海明码B.余三码C.格雷码D.奇偶校验码正确答案：B4、下列哪个不是逻辑代数的基本运算？A.与B.与非C.或D.非5、下列逻辑函数的表示方法中哪种不是唯一的？A.卡诺图B.最小项标准式C.逻辑表达式D.真值表正确答案：C6、下列哪个不是逻辑门的符号标准？A.长方形符号B.数字符号C.等效符号D.变形符号正确答案：B7、下列哪个叙述是正确的？A.竞争是同一个信号或同时变化的某些信号经过不同路径到达某一点有时差的这种现象B.产生错误输出的竞争是非临界竞争C.竞争一定是同一个信号经过不同路径到达某一点有时差的这种现象D.竞争一定是同时变化的某些信号经过不同路径到达某一点有时差的这种现象正确答案：B8、下列哪个叙述是正确的？A.险象分为静态险象和动态险象B.险象分为功能险象和静态险象C.险象分为功能险象和逻辑险象D.险象不一定是竞争的结果正确答案：A9、下列叙述哪个是正确的？A.RC延迟电路不能用于消除险象B.RC延迟电路在实际运行的数字电路中起到了很重要的作用C.RC延迟电路在电路中很少存在D.RC延迟电路在电路的使用中不会起到好的作用正确答案：B10、在广义上，组合电路可以看作是下列哪个器件？A.译码器B.选择器C.分配器D.编码器正确答案：A11、下列逻辑电路中为时序逻辑电路的是（）。
A.译码器B.寄存器C.数据选择器D.加法器正确答案：B12、对于D触发器，欲使=，应使输入D=（）。
A.0B.QC.D.1正确答案：B13、有一T触发器，在T=1时加上时钟脉冲，则触发器（）。
A.状态反转B.保持原态C.置0D.置1正确答案：A14、现欲将一个数据串延时4个CP（时钟周期）的时间，则最简单的办法采用（）。
《数字电路与系统设计》第6章习题答案
l ee t h e \1210101…X/Z0/01/0X/Z11…100…6.3对下列原始状态表进行化简： (a)解：1）列隐含表： 2）进行关联比较3）列最小化状态表为：a/1b/0b b/0a/0aX=1X=0N(t)/Z(t)S(t)解：1）画隐含表： 2）进行关联比较： 6.4 试画出用MSI 移存器74194构成8位串行 并行码的转换电路（用3片74194或2片74194和一个D 触发器）。
l ee t-h e \r 91行''' 试分析题图6.6电路，画出状态转移图并说明有无自启动性。
解：激励方程：略 状态方程：略状态转移图 该电路具有自启动性。
6.7 图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。
解：题6.7的状态转移表X Q 4nQ 3nQ 2nQ 1nQ 4n +1Q 3n +1Q 2n +1Q 1n +1Z 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 11 1116.8分析图6.8电路，画出其全状态转移图并说明能否自启动。
数字电路与系统设计课后习题答案
(1)AC+AB+BC+ACD=A+BC
(2)AB+AC+(B+C) D=AB+AC+D
(3)BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+BD
(4)ABC+BC+BCD+ABD=A + B +C+D
证明：略
2.6已知ab+ab=ab,ab+ab=ab,证明：
(2)列真值表。（略）
(3)确定逻辑功能。假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了一位全减器的功能。
A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
4.3分析图4.3电路的逻辑功能
解：实现1位全加器。
4.4设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
F3(A,B,C)=∑m（3，5，6，7）
2.2试用真值表证明下列等式：
（1）AB+BC+AC=ABC+ABC
（2）AB+BC+AC=AB BC AC
证明：（1）
ABC
AB+BC+AC
ABC
ABC+ABC
000
001
010
011
100
101
110
111
1
0
0
0
0
0
0
1
数字电路与系统设计课后习题答案
(2) F（ABCD）=∑m(1,3,5,6,7,9,13,14,15)
(3) F(ABC)=∑m(0,2,6)
2.9将题2.8中各题写成最大项表达式，并将结果与2.8题结果进行比较。
解：（1）F（ABC）=∏M(0,1,2)
(2) F（ABCD）=∏M(2,4,8,10,11,12)
（2）将A、B、C、D转换成十进制数后，求A+B，A-B，C×D，C÷D，并将结果与（1）进行比较。
解：（1）A+B=（10001001）2=（137）10
A-B=（101011）2=（43）10
C×D=（111111000）2=（504）10
C÷D=（1110）2=（14）10
（2）A+B=（90）10+（47）10=（137）10
（0110.1010）余3循环BCD码=（1.1110）2
1.9用下列代码表示（123）10，（1011.01）2：
解：（1）8421BCD码：
（123）10=（0001 0010 0011）8421BCD
（1011.01）2=（11.25）10=（0001 0001.0010 0101）8421BCD
F3(A,B,C)=∑m（3，5，6，7）
2.2试用真值表证明下列等式：
（1）AB+BC+AC=ABC+ABC
（2）AB+BC+AC=AB BC AC
证明：（1）
ABC
AB+BC+AC
ABC
ABC+ABC
000
001
010
011
100
101
110
数字逻辑电路与系统设计蒋立平主编习题解答
第4章习题及解答用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表≥1&1Y 3A 2A 1&&1A 0Y &1GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.1试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图（a ）所示。
题 解：5线—32线译码器电路如图题解所示。
&&&&11EN01234567BIN/OCTENY 0&G 1G 2AG 2B42101234567BIN/OCTEN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B421A 0A 1A 2A 3A 4Y 7Y 8Y 15Y 16Y 23Y 24Y 31图 题解4.3写出图所示电路输出1F 和2F 的最简逻辑表达式。
数字电路与系统设计课后习题答案
(3)确定逻辑功能。假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了一位全减器的功能。
A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
4.3分析图4.3电路的逻辑功能
解：实现1位全加器。
4.4设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
（1）abc=abc
（2）abc=abc
证明：略
2.7试证明：
（1）若ab+ a b=0则a x+b y=ax + by
（2）若a b+ab=c，则a c + ac=b
证明：略
2.8将下列函数展开成最小项之和：
（1）F（ABC）=A+BC
（2）F（ABCD）=（B+C）D+(A+B) C
（3）F(ABC)=A+B+C+A+B+C
(3)F（ABC）=∏M(1,3,4,5,7)
2.10试写出下列各函数表达式F的F和F的最小项表达式。
（1）F=ABCD+ACD+BCD
（2）F=AB+AB+BC
解：（1）F=∑m(0,1,2,3,5,6,7,8,9,10,13,14)
F'=∑m(1,2,5,6,7,8,9,10,12,13,14,15)
F3(A,B,C)=∑m（3，5，6，7）
2.2试用真值表证明下列等式：
（1）AB+BC+AC=ABC+ABC
（2）AB+BC+AC=AB BC AC
数字电路与系统设计课后习题答案
2.2试用真值表证明下列等式：
（1）AB+BC+AC=ABC+ABC
（2）AB+BC+AC=AB BC AC
证明：（1）
ABC
AB+BC+AC
ABC
ABC+ABC
000
001
010
011
100
101
110
111
1
0
0
0
0
0
1
000
001
010
011
100
101
解：（1111101000）2=（1000）10
（1750）8=（1000）10
（3E8）16=（1000）10
1.5将下列各数分别转换为二进制数：（210）8，（136）10，（88）16
解：结果都为：（10001000）2
1.6将下列个数分别转换成八进制数：（111111）2，（63）10，（3F）16
解：F(A,B,C,D)=BD+AC
图略
（6）F(A,B,C,D)=M(5,7,13,15)
解：F=B+D
图略
（7）F(A,B,C,D)=M(1,3,9,10,14,15)
解：F=AD+AB+CD+BC+ABCD
图略
（8）F(A,B,C,D,E)=m(0,4,5,6,7,8,11,13,15,16,20,21,22,23,24,25,27,29,31)
解：F=ABCD+ABD+ABD+BC+CD
图略
（3）F(A,B,C,D)=m(0,1,4,7,9,10,13) +(2,5,8,12,15)
数字电路与数字逻辑4时序逻辑电路习题解答
4 62习 题1．解：QQRS3．解： CP =0时，R D =S D =0，Q n+1=Q n ； CP =1时，S R R =D ，S D =S ；1D D n n n n Q S R Q S RSQ S RQ +=+=+=+不管S 、R 输入何种组合，锁存器均不会出现非正常态。
5．解：（1）系统的数据输入建立时间t SUsys =或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=t pdOR +t pdXOR + t SU - t pdAND =18ns+22ns+20ns -16 ns =44ns 。
（2）4 63当C =1时， J =X X K = X Q K Q J Q n n n =+=+1 为D 触发器9． 解：当EN =0 ，Q n+1=Q n ；当EN =1，Q n+1=D ，则D EN Q EN Q n n ⋅+⋅=+11，令D EN Q EN D n ⋅+⋅=1即可。
10．解：根据电路波形，它是一个单发脉冲发生器，A 可以为随机信号，每一个A 信号的下降沿后；Q 1端输出一个脉宽周期的脉冲。
12．解：（1）（2）4 6415． 解：X =0时，计至9时置0000：03Q Q LD =，D 3D 2D 1D 0=0000X =1时，计至4时置1011：23Q Q LD =，D 3D 2D 1D 0=10112303Q Q X Q Q X LD +=，D 2=0，D 3=D 1=D 0=X16．解：当片1计数到1001时，置数信号LD 为低电平，这时，再来一个CP 脉冲，下一个状态就进入0000。
应该等到片0和片1的状态同时为1001时，片1的下一个状态才能进入0000。
改进后电路为：对改进后电路的仿真结果：17.解：4 6518．解：19． 解：从图所示电路图可知，S 1S 0=01，根据表4.8-3所示的74LS194功能表，电路处于右移功能。
右移数据输入端的逻辑表达式为：32IR Q Q D =。
数字电路与系统设计课后习题答案
C×D=（84）10×（6）10=（504）10
C÷D=（84）10÷（6）10=（14）10
两种算法结果相同。
1.11试用8421BCD码完成下列十进制数的运算。
解：（1）5+8=（0101）8421BCD+（1000）8421BCD=1101 +0110=（1 0110）8421BCD=13
（1）F输出1的取值组合为：011、101、110、111。
（2）F输出1的取值组合为：001、010、011、100、101、110。
（3）F输出1的取值组合为：101。
2.4试直接写出下列各式的反演式和对偶式。
(1)F(A,B,C,D,E)=[(AB+C)·D+E]·B
(2) F(A,B,C,D,E)=AB+CD+BC+D+CE+B+E
(2)F=∑m(0,1,2,3,12,13)
F'=∑m(2,3,12,13,14,15)
2.11试用公式法把下列各表达式化简为最简与或式
（1）F=A+ABC+ABC+BC+B
解：F =A+B
(2) F=(A+B)(A+B+C)(A+C)(B+C+D)
解：F'=AB+AC
(3) F=AB+ABBC+BC
（1）如果A、B、C均为0或其中一个信号为1时。输出F=1，其余情况下F=0。
（2）若A、B、C出现奇数个0时输出为1，其余情况输出为0。
（3）若A、B、C有两个或两个以上为1时，输出为1，其余情况下，输出为0。
《数字电路与系统设计》课后答案
F3：ABCD在8～11之间。
F4：ABCD不等于0。
解：由题意，各函数是4变量函数，故须将
74138扩展为4-16线译码器，让A、B、C、D分别接4-16线译码器的地址端A3、A2、A1、A0， 可写出各函数的表达式如下：
F1(A,B,C,D)
m(0,4,8,12)
= m0m4m8m12
自低位的借位、本位差、本位向高位的借位。
A
－B
F2C
F1
被减数减数
借位
差
4.4设ABCD是一个8421BCD码，试用最少与非
门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F=1；否则为0。
解：(1)列真值表
(2)写最简表达式
CD
AB00
00
01
11
10
011110
F = A + BD +BC
B
CF1
A
F2
图P4.2
解：(1)从输入端开始，逐级推导出函数表达式
F1=A⊕B⊕C
F2= A(B⊕C) +BC
= A BC + ABC + ABC + ABC
(2)列真值表
(3) 确定逻辑功能
假设变量A、B、C和函数F1、F2均表示一位二进制数，那么， 由真值表可知，该电路实现了全减器的功能。
A、B、C、F1、F2分别表示被减数、减数、来
BC
A00011110
0
1
F1=A+B
00011110
0
1
F2=AB
4.11试将2/4译码器扩展成4/16译码器
A3A2
A1A0
数字逻辑电路与系统设计第6章习题及解答
第6章题解：6.1 试用4个带异步清零和置数输入端的负边沿触发型JK 触发器和门电路设计一个异步余3BCD 码计数器。
题6.1 解：余3BCD 码计数器计数规则为：0011→0100→…→1100→0011→…，由于采用异步清零和置数，故计数器应在1101时产生清零和置数信号，所设计的电路如图题解6.1所示。
CLK13图 题解6.1题6.2 试用中规模集成异步十进制计数器74290实现模48计数器。
题6.2 解：6.3 试用D 触发器和门电路设计一个同步4位格雷码计数器。
题6.3 解：根据格雷码计数规则，Q 3 Q 2Q 1 Q 0计数器的状态方程和驱动方程为:1333031210122202131011110320320100321321321321n n n n n n n nn n n n n n n n n n n n n n n n n n n n n n n n n n n n n n Q D Q Q Q Q Q Q Q Q D Q Q Q Q Q Q Q QD Q Q Q Q Q Q Q QQ D Q Q Q Q Q Q Q Q Q Q Q Q ++++==++==++==++==+++按方程画出电路图即可，图略。
题 6.4 解：反馈值为1010。
十一进制计数器6.5 试用4位同步二进制计数器74163实现十二进制计数器。
74163功能表如表6.4所示。
题 6.5 解：可采取同步清零法实现。
电路如图题解6.5所示。
题 6.6 解： 当M=1时：六进制计数器 当M=0时：八进制计数器图题解6.5图题解6.56.7 试用4位同步二进制计数器74163和门电路设计一个编码可控计数器，当输入控制变量M=0时，电路为8421BCD 码十进制计数器，M=1时电路为5421BCD 码十进制计数器，5421BCD 码计数器状态图如下图P6.7所示。
74163功能表如表6.4所示。
图 P 6.7Q 3Q 2Q 1Q 01010题6.7 解：实现8421BCD 码计数器，可采取同步清零法；5421BCD 码计数器可采取置数法实现，分析5421BCD 码计数规则可知，当21Q =时需置数，应置入的数为：32103000D D D D Q =。
蒋立新数字逻辑电路与系统设计习题答案
作业答案第7章习题及解答7.1 若某存储器的容量为1M×4位，则该存储器的地址线、数据线各有多少条？题7.1 解：1M=220, 该存储器的地址线有20条，数据线有4条。
7.2 若有一片256K×8位的存储芯片，请问该片有多少个字？每个字有多少位？题7.2 解：256K=218, 该片有个字，每个字有8位。
7.7 请用容量为1K×4位的Intel2114芯片构成4K×4位的RAM，要求画出电路图。
题7.7 解：1110图题解7.77.8 具有16位地址码可同时存取8位数据的RAM集成芯片，存储容量是多少？求用多少片这样的芯片可组成容量为128K×32位的存储器？题7.8 解：存储容量为216×8，即：64K ×8。
用8片可以实现。
7.9 已知4输入4输出的可编程逻辑阵列器件的逻辑图如图P7.9所示，请写出其逻辑函数输出表达式。
&与阵列或阵列113A 2A111A 0A≥1≥1≥1≥1F 0F 1F 2F 3&&&&&&图P7.9题7.9 解：10100A A A A F += 21211A A A A F +=32322A A A A F +=33A F =第8章习题及解答8.1 在图8.3（a ）用5G555定时器接成的施密特触发电路中，试问：（1）当CC 12V V =时，而且没有外接控制电压时，T+V 、T-V 和T V ∆各为多少伏？ （2）当CC 10V V =时，控制电压CO 6V V =时，T+V 、T-V 和T V ∆各为多少伏？ 题8.1 解：⑴ 283T CC V V V +== ， 143T CC V V V -==， V V V V T T T 4=-=∆-+； ⑵ 6T COV V V +== ， 132T CO V V V -== ，3T T T V V V V +-∆=-=。
数字逻辑电路与系统设计[蒋立平主编][习题解答]【甄选文档】
![数字逻辑电路与系统设计[蒋立平主编][习题解答]【甄选文档】](https://img.taocdn.com/s3/m/e8e76fe0844769eae109ed24.png)
数字逻辑电路与系统设计[蒋立平主编][习题解答]第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解4.1所示。
由真值表可知3210G A AA A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.14.3 试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图4.16（a ）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
ENA 0A 1A 2A 3A 4图 题解4.34.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解：由题图可得：12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。
数字逻辑与数字系统设计习题参考答案
2.3解：根据逻辑图可直接写出逻辑表达式：(a) F= ；(b) F=
解：设3个输入变量分别为A、B、C，输出为F，按题意，其中有奇数个为1，则输出F＝1，因此可写出其逻辑表达式为F= 。根据逻辑表达式可绘制逻辑习题2.3图如下：
习题2.3图
2.4解：根据逻辑图可直接写出逻辑表达式：(a) F= ；(b) F=
2.5解：
(1)若A+B=A+C,则B=C
不正确。若A=1，B和C为不同值（如B＝0，C＝1或B＝1，C＝0），A+B=A+C仍然成立。
(2)若AB=BC,则A=C
不正确。若B=0，A和C为不同值，等式仍然成立。
(3)若1+A=B,则A+AB=B
1.6(1)(117)8=(1001111)2=(79)10
(2)(7456)8=(111100101110)2=(3886)10
(3)(23765.64)8=(10 0111 1111 0101.1101)2=(10229.8125)10
(4)(0.746)8=(0.11111)2=(0.96875)10
W=A+BD+BCX= Y= Z=
= = = =
根据化简并变换后的逻辑表达式可绘制逻辑习题4-12图所示下：
4.13解：
//4.6的VerilogHDL描述
module ex6(a,b,s,f);//
input a,b,s;
output f;
assign f=(s?b:a);
endmodule
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（2）
（3）
（4）
题1.9解：
（1） 证明
0 0 0 0
0 1 1 1
1 0 1 1
1 1 1 1
（2） 证明
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 1 1
1 1 0 1 1
a第1章习题及解答
1.1 将下列二进制数转换为等值的十进制数。
（1） （11011）2 （2） （10010111）2
（3） （1101101）2 （4） （11111111）2
a1 a0 b1 y2 y1 y0
0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0
0 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0
0 0 1 1 0 0 0 0 1 0 1 1 0 1 1 0
0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0
0 1 0 1 0 0 0 1 1 1 0 1 0 0 1 1
0 1 1 0 0 0 1 0 1 1 1 0 0 1 1 0
0 1 1 1 0 0 1 1 1 1 1 1 1 0 0 1
分别求出y3,y2,y1,y0的表达式为：
（2）同理从1111到1010经历的两条途径111111101010存在1冒险；而111110111010不存在静态功能冒险。
（3）从0011到0110经历的两条途径001100100110和001101110110，都会产生0冒险。
第4章习题及解答
4.1 用门电路设计一个4线—2线二进制
题3.7 解：设三台设备为A、B、C，正常工作时为1，出现故障时为0；
F1为绿灯、F2为黄灯、F3为红灯
，灯亮为1，灯灭为0。
根据题意可列写真值表为：
A B C F1 F2 F3
0 0 0 0 0 1
（3） （10110.111010）2 =（16.E8）16 =（26.72）8
（4） （101100.01100001）2 =（2C.61）16 =（54.302）8
1.5 将下列十进制数表示为8421BCD码。
（1） （43）10 （2） （95.12）10
（3） （67.58）10 （4） （932.1）10
列写真值表为：
A B C F1 F2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
该电路构成了一个全加器。
3.5 写出图P3.5所示电路的逻辑函数表达式，其中以S3、S2、S1、S0作为控制信号，A，B作为数据输入，列表说明输出Y在S3～S0作用下与A、B的关系。
1 1 1 0 0
证明
0 0 0 1 1
0 0 1 0 0
0 1 0 1 1
0 1 1 0 0
1 0 0 0 0
1 0 1 0 0
1 1 0 1 1
1 1 1 0 0
（4） 证明
0 0 0 1 1
0 0 1 0 0
0 1 0 1 1
0 1 1 0 0
1 0 0 1 1
(b)三极管为饱和状态；
2.3试画出图P2.3中各门电路的输出波形，输入A、B的波形如图中所示。
图P2.3
题2.3 解：
2.5指出图P2.5中各TTL门电路的输出为什么状态（高电、低电平或高阻态）？
图P2.5
题2.5 解：
；；；；
当输入信号的数值为0，1，2，3时，输出是一个比输入大1的数值；
当输入信号的数值为4，5，6，7时，输出是一个比输入小1的数值。
题3.9 解：根据题意可列写真值表为：
A B C X Y Z
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 1 1
（3）
（4）
第2章习题及解答
2.1判断图P2.1所示电路中各三极管的工作状态，并求出基极和集电极的电流及电
压。
图P2.1
题2.1 解：
(a)三极管为放大状态；设有：
优先编码器。编码器输入为，优先级最高，优先级最低，输入信号低电平有效。输出为，反码输出。电路要求加一G输出端，以指示最低优先级信号输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路图如图题解4.1所示。由真值表可知。
1 0 1 1 0 0
1 1 0 1 0 1
1 1 1 1 1 0
写出逻辑表达式为：
根据逻辑表达式可画出电路图（图略）。
3.11 试用与非门设计一个组合电路，该电路的输入X及输出Y均为三位二进制数，要求：当0≤X≤3时，Y=X；
当4≤X≤6时，Y=X+1，且X≯6。
0 0 1 0 0 1
0 1 0 0 0 1
0 1 1 0 1 0
1 0 0 0 0 1
1 0 1 0 1 0
1 1 0 0 1 0
1 1 1 1 0 0
求得F1、F2、F3的逻辑表达式分别为：
根据逻辑表达式可画出电路图（图略）。
3.9 设计一个组合逻辑电路，该电路有三个输入信号ABC，三个输出信号XYZ,输入和输出信号均代表一个三位的二进制数。电路完成如下功能：
(4)普通的CMOS门；
(5)漏极开路输出的CMOS门；
(6)CMOS电路的三态输出门。
题2.13 解：
(1)、（4）不可以；（2）、（3）、（5）、（6）可以。
第3章习题及解答
3.1分析图P3.1所示电路的逻辑功能，写出输出逻辑表达式，列出真值表，说明电路完成何种逻辑功能。
图P3.1
为高阻；为高阻；；。
2.7在图P2.7各电路中，每个输入端应怎样连接，才能得到所示的输出逻辑表达式。
图P2.7
题2.7 解：
2.9 试写出图P2.9所示CMOS电路的输出逻辑表达式。
(a) (b)
（2） 且不能同时为0或同时为1
（3）
（4）
（5）
（6）
题1.13解：
（1） 且
（2） 且不能同时为0或同时为1
（3）
（4）
（5）
或
（6）
1.15将下列逻辑函数化简为或非—或非式。
（1）
（2）
（3）
（4）
题1.15解：
（1）
或
（2）
题3.11 解：因为X和Y均为三位二进制数，所以设X为， Y为，其中和为高位。根据题意可以列写真值表如下：
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 1 0
0 1 1 0 1 1
1 0 0 1 0 1
1 0 1 1 1 0
1 1 0 1 1 1
1 1 1 X X X
题3.1 解：根据题意可写出输出逻辑表达式，并列写真值表为：
A B F
0 0 1
0 1 0
1 0 0
1 1 1
该电路完成同或功能
分析图P3.3所示电路的逻辑功能，写出输出和的逻辑表达式，列出真值表，说明电路完成什么逻辑功能。
图P3.3
题3.3 解：根据题意可写出输出逻辑表达式为：
（5） （0.1001）2 =（0.5625）10 （6） （0.0111）2 =（0.4375）10
（7） （11.001）2 =（3.125）10 （8） （101011.11001）2 =（43.78125）10
1.3 将下列二进制数转换为等值的十六进制数和八进制数。
图P2.9
题2.9 解：
；
2.11试写出图P2.11中各NMOS门电路的输出逻辑表达式。
图P2.11
题2.11 解：
⊙ ； ；
2.13试说明下列各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。
(1)具有推拉式输出级的TTL电路；
(2)TTL电路的0C门；
(3)TTL电路的三态输出门；
（1） （1010111）2 （2） （110111011）2
（3） （10110.011010）2 （4） （101100.110011）2
题1.3 解：
（1） （1010111）2 =（57）16 =（127）8
（2） （110011010）2 =（19A）16 =（632）8
1 0 1 1 1
1 1 0 0 0
1 1 1 0 0
1.11 用逻辑代数公式将下列逻辑函数化成最简与或表达式。
（1）
（2）
（3）
（4）
（5）
（6）
题1.11解：
（1）
（2）
（3）
（4）
（5）
（6）或
1.13 用卡诺图将下列逻辑函数化成最简与或表达式。
（1） 且
题1.5 解：
（1） （43）10 =（01000011）8421BCD
（2） （95.12）10 =（10010101.00010010）8421BCD
（3） （67.58）10 =（01100111.01011000）8421BCD