数字时钟设计
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4位消抖输入信号、输入信号 时钟信号、输入信号 复位信号、输入信号 正常时间输入信号、输入信号 功能切换开关、输入信号 推迟闪灯开关信号、输入信号 闹钟开启关闭信号、输入信号 闹钟时间输出信号、输出信号 闹钟提醒灯、输出信号
数码管显示模块
qn(15:0) qr(7:0) qy(7:0) clk rst_n
ห้องสมุดไป่ตู้
仿真
时钟模块
数码管显示模块
总体仿真
谢谢观看
4位消抖输入信号、输入信号 时钟信号、输入信号 复位信号、输入信号 功能切换开关、输入信号 每日结束，日的进位信号、输出信号 正常时间输出信号、输出信号
日历模块
clk rst_n delay_en（3:0） sw（2:0） signal qn(15:0) qr(7:0) qy(7:0)
时钟信号、输入信号 复位信号、输入信号 4位消抖输入信号、输入信号 功能切换开关、输入信号 每日结束，日的进位信号、输入信号 日历年、输出信号 日历日、输出信号 日历月、输出信号
sw（2:0） X（15:0） data（15:0） at(15:0) dp Y（6:0） an（3:0）
日历年、输入信号 日历日、输入信号 日历月、输入信号 时钟信号、输入信号 复位信号、输入信号
功能切换开关、输入信号 正常时间输入信号、输入信号 秒表显示输入信号、输入信号 闹钟时间输入信号、输入信号 小数点显示、输出信号 数码管段选、输出信号 数码管位选、输出信号
数字时钟设计
基本功能
1.数字形式显示年、月、日、小时、 分钟、秒。
2.可变更时间。 3.具备闹钟功能。
系统设计方案
FPGA设计
本设计分为时钟模块、日历模块、 秒表模块、闹钟模块、数码管显 示模块
时钟模块
delay_en（3:0） clk rst_n sw（2:0） signal X（15:0）
秒表模块
delay_en（1:0） sw（2:0） clk rst_n data（15:0）
暂停清零输入信号、输入信号 功能切换开关、输入信号 时钟信号、输入信号 复位信号、输入信号 秒表显示输出信号、输出信号
闹钟模块
delay_en（3:0） clk rst_n X（15:0） sw（2:0） ss sss at(15:0) led