2011级微电子工艺学试卷(A卷)参考答案

同时，通过减小源漏区的结深，抑制短沟效应。(√)

10、CMOS中，阱可为单阱(single well)、双阱(twin well)或是倒退阱(retrograde well)。单阱工艺有

一些缺点，如要达到2～3μm的深度，需要超过1050ºC的高温及长达8h的扩散时间。这种工艺中，

表面掺杂浓度最高，掺杂浓度随着深度递减。为了降低工艺温度和时间，可利用高能离子注入将

离子直接注入到想要的深度而不需通过表面扩散。深度由离子注入的能量来决定，因此可用不同

的注入能量来设计不同深度的阱。阱中的杂质浓度峰值位于硅衬底表面，因而被称为倒退阱。(×)

二、在给出的选项中选择一个正确的序号填在题后括号中。(每小题2分，共20分)

1、德州仪器公司的科学家被视为微电子时代的先行者之一。他发明了第一块单

片集成电路，为半导体器件的微型化和集成化奠定了基础，目前这个趋势仍然在继续。因在发明集

成电路方面所取得的成就，他于2000年获得诺贝尔物理奖。(D)

A. Gordon Moore

B. Robert Noyce

C. William Shockley

D. Clair Kilby

2、热氧化制备SiO2层时，在氧化气氛中加入氯可以使SiO2的质量得到很大改善，并可以增大氧化

速率。氯的作用主要有以下方面：钝化可动离子，特别是钠离子；增加硅中少数载流子的寿命；减

少中的缺陷，提高了抗击穿能力；降低界面态密度和固定电荷密度；。(D)

A. 减少界面陷阱电荷

B. 减少氧化层固定电荷

C. 减少热载流子效应

D. 减少硅中的堆积层错

3、传统的隔离工艺有一些缺点，使得其不适合于深亚微米(小于0.25μm)工艺。硅的高温氧化与长

氧化时间造成用于沟道阻断的注入离子(对n沟道MOSFET而言，通常为硼)侵入有源区域并导致

阈值电压V T偏移。因此，横向氧化会导致有源区域的面积减小。此外，在亚微米隔离间隔中，场

氧化层的厚度明显小于生长在宽间隔中的场氧化层。技术可以避免这些问题，且

已成为隔离的主流技术。(A)

A. 沟槽隔离

B. 化学机械抛光

C. 形成n+‒p结埋层

D. 局部氧化

4、在n‒p‒n双极型晶体管的基本制作程序中，需要一道光刻工艺规定用于分离基区与发射区接触

区域的氧化层区域。这会造成在隔离区域内有一大块不起作用的器件面积，不但会增加寄生电容，

也会增加导致晶体管特性衰退的电阻。降低这些不利效应的最佳方法是使用。(D)

A. 多晶硅填满沟槽

B. 非晶硅填满沟槽

C. 双多晶硅层

D. 自对准(self‒aligned)结构

5、磁控溅射通过在靶电极后施加磁场，延长电子在等离子场中的运动轨迹，有效提高电子与气体

分子的碰撞几率，是目前应用最广泛的溅射方法。与直流和射频溅射方法相比，下面对其优点的描

述不正确的是。(C)

A. 薄膜致密度提高

B. 淀积速率提高

C. 工作气压提高

D.薄膜被污染可能性降低

6、当杂质掺杂浓度较低时，假设扩散系数与掺杂浓度和位置无关，我们可以在两种不同的边界条

件和初始条件（分别称为恒定源或有限源条件）下对费克（Fick）第二定律求分析解，得到杂质的第1页共4页

一

、

密

封

线

内

不

准

答

题

。

二

、

姓

名

、

学

号

不

许

涂

改

，

否

则

试

卷

无

效

。

三

、

考

生

在

答

题

前

应

先

将

姓

名

、

学

号

、

年

级

和

班

级

填

写

在

指

定

的

方

框

内

。

四

、

试

卷

印

刷

不

清

楚

。

可

举

手

向

监

考

教

师

询

问

。

所在专业、班级

注意

(B)

A. 当表面浓度为固溶度时为高斯分布，当表面浓度较低时为余误差分布

B. 当表面浓度为固溶度时为余误差分布，当表面浓度较低时为高斯分布

C. 当表面浓度为固溶度或表面浓度较低时，均为余误差分布

D. 当表面浓度为固溶度或表面浓度较低时，均为高斯分布

、离子束曝光中，由于离子的质量较大，散射作用比电子弱，几乎不存在邻近效应，因此离子束

X 射线或电子束曝光技术具有。离子束曝光的另一个特点是，许多

(如PMMA)对离子比对电子更为灵敏，因此可缩短曝光时间。(D)

A. 更深的聚焦深度

B. 更大的数值孔径

C. 更低的掩模板要求

D. 更高的分辨率

8、为降低金属连线的RC时间延迟，需使用高电导率的导线与低介电常数的绝缘层。对未来新的

金属连线工艺，是很好的选择，因为相对于铝，它具有较高的导电性与较强的电迁移

抵抗能力；在ULSI电路中，它亦有其缺点。例如，在标准的芯片工艺下，有易腐蚀的倾向、缺乏

可行的干法刻蚀方式、不像铝有稳定的自我钝化(self-passivating)氧化物Al2O3以及与介质(如二氧

化硅或低介电常数的聚合物)的附着力太差等。(C)

A. 外延硅

B. 金属锡

C. 金属铜

D. 多晶硅

9、拉制大直径单晶硅时，会使液面出现波纹和起伏，从而造成界面杂质过渡区的不平

衡和不稳定，导致单晶径向电阻率不均匀。因此，一般采用晶体旋转方向与热对流方向相反的方

法来抑制。(D)

A. 籽晶承载应力

B. 一氧化碳的挥发

C. 杂质的分凝

D. 熔硅的热对流

10、淀积薄膜时，薄膜的表面几何形貌与半导体表面间存在各种不同的台阶形状关系。导致非保

形台阶覆盖的主要原因是反应物在吸附、反应时没有显著的。(C)

A. 晶格匹配

B. 薄膜体积收缩

C. 表面迁移

D. 邻近效应

(每小题5分，共25分)

、简要描述N阱硅栅CMOS制备工艺流程。

答：a. 氧化；b. 刻蚀阱区窗口；c. 离子注入形成n 阱；d. 缓冲用SiO2、Si3N4 淀积；

e. 刻蚀有源区，场区硼离子注入；

f. 场氧化；

g. 除去Si3N4，栅氧化层生长；

h. 多晶

硅淀积；i. 刻NMOS管硅栅，砷离子自对准注入形成NMOS管；j. 刻PMOS管硅栅，

硼离子自对准注入，形成PMOS管；k. 磷硅玻璃淀积；l. 磷硅玻璃回流，开接触孔，

金属化，钝化

2、根据右边的相图说明，在集成电路芯片中形成铝壶

连线时一般是将铝与硅共同蒸发，使铝中的硅含量到

达固态溶解的要求，其目的是什么？你能否设计另一

种实现此目的其他方法？

答：由右图知，铝-硅体系有低共熔特性，即将

两者互相掺杂时，合金的熔点较两者中任何一

种材料都低，Al-Si体系为577℃，相当于硅占

11.3％、铝占88.7％的合金熔点。而纯铝与纯硅

的熔点分别为660 ℃及1412℃，基于此特性，

淀积铝膜时硅衬底的温度必须低于577℃。因

此，铝与硅接触时，硅将会溶解到铝中，其溶

解量不仅与退火温度有关，也和铝的体积有关。

事实上，硅并不会均匀地溶解，而是发生在某些点上．下图为在p-n结中，铝穿透到硅

中的实际情形，可观察到仅有少数几个点有尖锲形成。因此将铝与硅共同蒸发，使铝

中的硅含量到达固态溶解的要求，其目的是减少铝尖锲。

另外也可以在铝与硅衬底中加入金属阻挡层如TiN。阻挡层必须满足以下的要求：①与

硅形成的接触电阻要小；②不会与铝起反应；③淀积及形成方式必须与其他所有工艺

相容。

3、为了把掩模版上的图形完美转移到光刻胶上，要求曝光系统具有足够的聚焦深度。而对于一个

曝光系统，任何分辨率的提高总是伴随着聚焦深度的下降，为什么？我们可以采取哪些技术在这两

者之间进行调和，这些技术共同的思路是什么？

答：通过缩短曝光波长、增大数值孔径及开发新的光刻胶等可以提高分辨率，但更短

的波长往往意味着使用更昂贵的材料，而增大数值孔径则会导致像差增加。要提高聚

焦深度必须增大光源波长或减小数值孔径。因此，任何分辨率的提高总是伴随着聚焦

深度的下降。

我们可以采取相移掩模版、利用光学邻近效应优化掩模图形、采用离轴照明优化

光线照射掩模版的角度、控制光线照射的偏振度等技术在这两者之间进行调和，这些

技术共同思路是使分辨率得到增强。

一

、

密

封

线

内

不

准

答

题

。

二

、

姓

名

、

学

号

不

许

涂

改

，

否

则

试

卷

无

效

。

三

、

考

生

在

答

题

前

应

先

将

姓

名

、

学

号

、

年

级

和

班

级

填

写

在

指

定

的

方

框

内

。

四

、

试

卷

印

刷

不

清

楚

。

可

举

手

向

监

考

教

师

询

问

。

所在专业、班级

注意