数电第二章习题

合集下载
相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第二章

一、选择题

1.下列表达式中不存在竞争冒险的有 C D 。

A.Y =B +A B

B.Y =A B +B C

C.Y =A B C +A B

D.Y =(A +B )A D

2.若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位。

A.5

B.6

C.10

D.50

3.一个16选一的数据选择器,其地址输入(选择控制输入)端有 C 个。

A.1

B.2

C.4

D.16

4.下列各函数等式中无冒险现象的函数式有 D 。

A.B A AC C B F ++=

B.B A BC C A F ++=

C.B A B A BC C A F +++=

D.C A B A BC B A AC C B F +++++=

E.B A B A AC C B F +++=

5.函数C B AB C A F ++=,当变量的取值为 A C D 时,将出现冒险现象。

A.B =C =1

B.B =C =0

C.A =1,C =0

D.A =0,B =0

6.四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻

辑表达式为Y = A 。

A.3X A A X A A X A A X A A 01201101001+++

B.001X A A

C.101X A A

D.3X A A 01

7.一个8选一数据选择器的数据输入端有 E 个。

A.1

B.2

C.3

D.4

E.8

8.在下列逻辑电路中,不是组合逻辑电路的有 D 。

A.译码器

B.编码器

C.全加器

D.寄存器

9.八路数据分配器,其地址输入端有 C 个。

A.1

B.2

C.3

D.4

E.8

10.组合逻辑电路消除竞争冒险的方法有 A B 。

A. 修改逻辑设计

B.在输出端接入滤波电容

C.后级加缓冲电路

D.屏蔽输入信号的尖峰干扰

11.101键盘的编码器输出 C 位二进制代码。

A.2

B.6

C.7

D.8 12.用三线-八线译码器74L S 138实现原码输出的8路数据分配器,应 A B C 。

A.A ST =1,B ST =D ,C ST =0

B. A ST =1,B ST =D ,C ST =D

C.A ST =1,B ST =0,C ST =D

D. A ST =D ,B ST =0,C ST =0

13.以下电路中,加以适当辅助门电路, A B 适于实现单输出组合逻辑电路。

A.二进制译码器

B.数据选择器

C.数值比较器

D.七段显示译码器

14.用四选一数据选择器实现函数Y =0101A A A A +,应使 A 。

A.D 0=D 2=0,D 1=D 3=1

B.D 0=D 2=1,D 1=D 3=0

C.D 0=D 1=0,D 2=D 3=1

D.D 0=D 1=1,D 2=D 3=0

15.用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +,应 B 。

A.用与非门,Y =765410Y Y Y Y Y Y

B.用与门,Y =32Y Y

C.用或门,Y =32Y Y +

D.用或门,Y =7

65410Y Y Y Y Y Y +++++

16.编码电路和译码电路中,( B )电路的输入是二进制代码

A.编码

B.译码

C.编码和译码

17.组合逻辑电路输出状态的改变( A )

A.仅与该时刻输入信号的状态有关

B.仅与时序电路的原状态有关

C.与A 、B 皆有关

18.16位输入的二进制编码器,其输出端有( C )位

A. 256

B. 128

C. 4

D. 3

19.对于四位二进制译码器,其相应的输出端共有( B )

A.4个

B. 16个

C. 8个

D. 10个

20.在下列逻辑电路中,不是组合逻辑电路的有( D )

A.译码器

B.编码器

C.全加器

D.寄存器

22.对于输出低电平有效的2—4线译码器来说要实现,Y=A B AB ''+的功能,应外加( D )

A.或门

B.与门

C.或非门

D.与非门

23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。

A. 16-4

B. 10-5

C. 16-8

D. 10-8

24.两片3-8线译码器(74138)可扩展成( A )线译码器。

A. 4-16

B. 5-10

C. 8-16

D.8-10

25.3线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=001时,输出

70~Y Y ''=( C )

A.11101111

B.10111111

C.11111101

D.11110011

26.对于三位二进制译码器,其相应的输出端共有( C )

A.4个

B. 16个

C. 8个

D. 10个

27.3线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=110时,输出

70~Y Y ''=( B )

相关文档
最新文档