EWB数字钟实验报告
数字钟实验报告
数字钟实验报告-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII数字电子课程设计实验报告数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
一、设计目的1）掌握数字钟的设计、组装与调试方法。
2）熟悉集成电路的使用方法。
二、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
三、数字钟的基本原理及电路设计一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：数字钟整机逻辑图1）振荡器振荡器可由晶振组成，也可以由555定时器组成。
下图是由555定时器构成的1KHZ 的自激振荡器，其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。
下图为555定时器产生频率为1KHZ信号的电路分频器计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲，如下图所示电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。
在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替。
计数器整个计数器电路由秒计数器、分计数器、时计数器串接而成。
ewb实验报告
实验一基本门电路的测试实验原理：按各类门电路的逻辑功能，将输入端接上逻辑电平，对照门电路逻辑功能的真值表进行测试。
一.非门非门电路的分析A Y0 11 0二．与门与门电路的分析B C Y0 0 00 1 01 0 01 1 1 三．或门或门电路的分析D E Y0 0 00 1 11 0 11 1 1 四．异或门异或门电路的分析F G Y0 0 00 I 11 0 11 1 0实验二触发器功能验证及测试实验原理：触发器是一种能够移位二值信号的基本电路单元。
它具有两个能自行保持的稳定状态，用来保持逻辑0和逻辑1，而且可以根据不同的输入信号设置成0或1状态。
一．或非门RS触发器结果分析：S R Qn Qn+1 功能0 0 01 01保持0 1 01 0置01 0 01 11置11 1 01 XX禁止二．与非门RS触发器结果分析：S R Qn Qn+1 功能0 0 01 01保持0 1 01 0置01 0 01 11置11 1 01 XX禁止三．主从JK触发器结果分析：1.CP=0输出的结果与初始状态保持不变（Qn+1=Qn）2.CP=1J K Qn Qn+1 功能0 0 01 01保持0 1 01 0置01 0 01 11置11 1 01 1计数。
基于EWB软件的数字时钟设计
基于EWB软件的数字时钟设计一、引言1：数字钟是指利用电子线路构成的计时器。
2：数字钟应能达到的基础功能为计时并显示时、分、秒、星期，同时还能进行时间调整3：可增加附加功能如下：整点报时.闹钟、年月日、秒表功能等二、设计要求1. 熟悉EWB软件使用；2. 设计秒、分（60进制计数器）、时（24进制计数器）及计数器级联；3. 校时、整点报时（从50秒开始绿灯闪烁提示，整点时红灯闪）。
4. 闹钟功能；5. 年、月、日设计；三、设计方案四、基本原理1. 数字钟系统构成(1). 数字钟的构成：计数器、显示器(2). 数字钟的时、分、秒实际上就是由一个24进制计数器（00-23），两个60进制计数器（00-59）级联构成。
设计数字钟实际上就是计数器的级联。
(3). 60进制计数器的设计(4).24进制计数器的设计(5).计数器的级联设计2. 数字钟设计要点：数字钟的设计实际上就是设计如下图的计数器3. 芯片选型：由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，芯片选择十进制计数器74160。
五.设计验证1.电路图秒脉冲 24进制 计数器 60进制 计数器 60进制 计数器2.秒钟3.分钟4.时钟5.校时电路6.五十秒亮灯验证（绿灯）7.整点亮灯验证（红灯）五、.心得体会在这次数字电路课程设计中，我碰到了许许多多的问题。
由于计数器的引脚多的特点，使得在设计中遇到问题也在所难免。
只要一跟线路错误，就会导致整个电路运行错误。
比如，当调节计数器时，会出现进制不对，会出现计数错误，甚至根本不会进行计数等情况。
但最后这些问题都被解决了。
我想，要解决问题就应该抓住芯片的特点，即74160的特点，再有就是要善于观察，然后进行思考，总结出问题所在，再加以解决。
要懂得全局的把握：当时我在设计分和秒，以及分和小时的连接时，就是因为只考虑了上一个芯片的进位，而忽视了前面的约束条件，从而费了很大的功夫，所以懂得全局把握是分重要的。
基于ewb的数字钟设计报告
电子线路实验基于EWB的数字钟设计摘要：本文介绍、记录了基于EWB设计所需功能数字钟电路的方案及过程。
从设计思路到芯片选择，通过软件仿真，一步步调试、完善。
本数字钟具有基础功能，调试运行成功。
关键字：数字钟 EWB一、数字钟简介数字钟是指利用电子线路构成的计时器。
数字钟应能达到的基础功能为计时并显示时、分、秒、星期，同时还能进行时间调整；可增加附加功能如下：整点报时、闹钟、年月日、秒表功能等二、设计思路三、芯片说明选用的芯片有74160、74138、741531、74160（1）芯片功能：Decade Counter truth table:___ ____CLR | LOAD | ENP | ENT | CLK | A B C D | QA QB QC QD RCO----|------|-----|-----|-----|---------|--------------------0 | X | X | X | X | X X X X | 0 0 0 0 01 | 0 | 0 | 0 | POS | X X X X | A B C D *11 | 1 | 1 | 1 | POS | X X X X | Count *11 | 1 | 1 | X | X | X X X X | QA0 QB0 QC0 QD0 *11 | 1 | X | 1 | X | X X X X | QA0 QB0 QC0 QD0 *1- *1 - RCO goes HIGH at count 9 to 0.（2）使用①利用160的count功能来实现时间计数器里的60进制和24进制等各种需要的进制如下为秒60进制，左边为低位，右边为高位，将高位0110返回到CLK'，高位置0，同时进位给分计数器②利用160组成4进制，作为调时模式下四个数码管的位型选择器的组成部分（见138芯片使用介绍部分）2、74138（1）芯片功能3-to-8 decoder/demultiplexer truth table:__ __ | Select |GL G1 G2 | C B A | Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7-----------|---------|-------------------------------X X 1 | X X X | 1 1 1 1 1 1 1 1X 0 X | X X X | 1 1 1 1 1 1 1 1-----------|---------|-------------------------------0 1 0 | 0 0 0 | 0 1 1 1 1 1 1 10 1 0 | 0 0 1 | 1 0 1 1 1 1 1 10 1 0 | 0 1 0 | 1 1 0 1 1 1 1 10 1 0 | 0 1 1 | 1 1 1 0 1 1 1 1-----------|---------|------------------------------0 1 0 | 1 0 0 | 1 1 1 1 0 1 1 10 1 0 | 1 0 1 | 1 1 1 1 1 0 1 10 1 0 | 1 1 0 | 1 1 1 1 1 1 0 10 1 0 | 1 1 1 | 1 1 1 1 1 1 1 0-----------|---------|------------------------------1 1 0 | X X X | Output corresponding to stored| | address 0; all others 1（2）使用调试/显示开关控制该部分电路的开启，开关功能如下：下显示上调时利用138译码器，和160配合实现调试电路中数码管位型的选择和字型的输出左边的138：控制在不同显示模式前提下该调整的计时器部分，如果是在时:分模式下启动调时，则只调整时:分 , 秒:00 模式下同理右边的138：前一片138的Y1端接这片138的G1端，作为字型信号输入；地址端由160产生的四进制数控制。
数字钟报告
厦门大学物理与机电工程学院数字钟设计——基于EWB的简易数字钟设计方案和探讨专业：物理系微电子专业姓名：曾泽英学号：19820082203296摘要本文依据针对简易数字中的设计要求及实际设计过程，说明了整体的设计方案和思路。
设计过程从总到分再到总，先规划整体框图，再构建各功能模块，最后连入总电路。
在设计过程中，利用软件仪器进行仿真，分析观察波形以检验是否符合设计要求。
经过调试后，数字钟运行良好，但仍然存在若干不足之处。
本文均将依次阐述。
关键词数字钟、EWB、74LS160一、数字钟功能简介所谓数字钟，是指利用电子电路构成的计时器。
相对机械钟而言，数字钟能够达到计时并显示年、月、日、小时、分钟、秒，同时能够对时钟进行调整。
其外观图如图1所示：闹钟/整点报时图 1 数字钟外观二、设计方案1、整体框图本数字钟的功能列表如下：1）基本功能：秒、分钟、小时、星期、日、月、年计时、显示及校对；2）整点报时功能：在每小时59分59秒发声（闪灯）提示；3）定时报闹功能：可设定闹钟定点报闹，时长为一分钟，可用开关关闭；4）秒表计时功能：精确至10ms，可开始、暂停、继续和清零。
依据数字钟的功能表，电路中应包括秒信号发生器、调整控制电路、时间计数器、显示电路和电源。
其整体功能框图如图2所示：2、方案说明整体的控制电路可分为同步和异步两种模式。
以下就两种方案分别进行详细说明和比较。
⑴同步电路同步电路为用一个时钟信号同时控制各个功能模块的运行，即为总线结构。
此种功能结构关系清楚，不易出现因器件延时所造成的非理想因素如毛刺等，违背设计初衷。
但同步电路控制和连线较为复杂，在功能模式众多的情况下需要较高的理论水平才能成功制作。
图3 同步电路结构图⑵异步电路异步电路在不同的模块间采用逐个控制的方式。
此种方式思路简单，是为一一对应关系，适合初学者及功能不太复杂的设计。
在本数字钟设计中，就采用了此种方法。
但异步电路存在着两大缺陷：其一是整体控制需要应用较多的门电路，其二是会出现在计数至5、9时的进位，需要调试改进。
EWB实验报告
EWB实验报告一、实验目的EWB（Electronics Workbench）是一款用于电子电路设计与仿真的软件。
本次实验的目的在于熟悉 EWB 软件的操作环境和基本功能，通过设计和仿真电路，深入理解电路原理，掌握电路的分析和调试方法，提高解决实际电路问题的能力。
二、实验设备与软件本次实验使用的计算机配置为：处理器_____，内存_____，操作系统_____。
实验所采用的 EWB 软件版本为_____。
三、实验原理（一）电路基础知识电路由电源、导线、开关、用电器等组成。
电路中有串联、并联和混联等连接方式，不同的连接方式会影响电路中的电流、电压和电阻等参数。
（二）欧姆定律欧姆定律是电学中的基本定律之一，它表明在一段电路中，通过导体的电流与导体两端的电压成正比，与导体的电阻成反比，即 I ＝ U／ R 。
（三）基尔霍夫定律基尔霍夫定律包括电流定律（KCL）和电压定律（KVL）。
KCL 指出在任一时刻，流入一个节点的电流之和等于流出该节点的电流之和；KVL 表明在任一闭合回路中，各段电压的代数和等于零。
四、实验内容（一）简单直流电路的仿真1、设计一个由电源、电阻和电流表组成的简单直流电路。
2、设置电源电压为 5V，电阻值为10Ω ，使用电流表测量电路中的电流。
3、观察并记录电流表的读数，与理论计算值进行比较。
（二）串联电路的仿真1、构建一个由两个电阻串联的电路，电阻值分别为20Ω 和30Ω ，电源电压为 10V 。
2、测量两个电阻两端的电压以及电路中的电流。
3、验证串联电路中电流处处相等，总电压等于各电阻两端电压之和。
（三）并联电路的仿真1、设计一个由两个电阻并联的电路，电阻值分别为15Ω和25Ω ，电源电压为 15V 。
2、测量各支路电流和干路电流，以及两个电阻两端的电压。
3、验证并联电路中各支路电压相等，总电流等于各支路电流之和。
（四）复杂电路的仿真1、构建一个包含多个电源、电阻和电容的复杂电路。
数字时钟设计实验报告
电子课程设计题目：数字时钟数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。
采用中小规模集成电路设计。
发挥：增加闹钟功能。
二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
三、电路框图：时计数分计数秒计数图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。
其电路图如下：图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。
60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。
利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。
其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
EWB实验报告
实验一EWB 电路仿真软件的基本使用1、实验目的
（1）熟悉EWB电路仿真软件的界面菜单环境。
（2）掌握简单的电工电子电路的仿真技能。
2、实验内容
（1）绘制简单的程序流程图
更改有关电源、电感等的
参数为一个合适的值
打开测试开关，进
行检验
双击示波器，观察相应
的波形图
结束
图1-1 程序流程图（2）绘制简单的数字电路逻辑图
图1-2 仿真电路连接图
图1-3 示波器中的波形图
3、实验心得
通过对EWB仿真软件的学习，加深了我对电工学电路的了解，以及增加了我对电工学的兴趣。
同时，也开阔了我们的视野，也让我学会使用电工学的软件，也让我明白：知识的海洋是浩瀚的，是渊博的，是充满神奇的。
总之，我们要想与时俱进，就要不断学习。
数字电子时钟实验报告完整版
数字电子时钟实验报告 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】华大计科学院数字逻辑课程设计说明书题目：多功能数字钟专业：计算机科学与技术班级：网络工程1班姓名：刘群学号：完成日期： 2013-9一、设计题目与要求设计题目：多功能数字钟设计要求：1.准确计时，以数字形式显示时、分、秒的时间。
2.小时的计时可以为“12翻1”或“23翻0”的形式。
3.可以进行时、分、秒时间的校正。
二、设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。
图 1 所示为数字钟的一般构成框图。
图1 数字电子时钟方案框图⑴多谐振荡器电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。
⑵时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。
其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。
而根据设计要求，时个位和时十位计数器为24 进制计数器。
⑶译码驱动电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑷数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。
本设计提供的为LED数码管。
2.数字钟的工作原理⑴多谐振荡器电路555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。
⑵时间计数单元六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。
在六位LED 七段显示起上显示对应的数值。
⑶校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。
数字时钟的简单制作实验报告
数字钟设计实验报告一、数字钟原理与设计思路由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲；秒计数器按“60进制”向分计数器进位；分计数器按“60进制”向时计数器进位；小时计数器按“24进制”规律计数；星期计数器按“7进制”规律计数；计数器经译码器送到显示器。
出现误差可用校准电路进行小时和分钟的校准，并具有可整点报时功能。
软件本身提供任意频率的时钟，因此振荡器、分频器不需设计；也带有内置译码驱动的数码管，故此译码器和显示器也不需设计。
这样，基本数字钟的设计实际上就是设计如下图的级联计数器。
二、数字钟构成1、振荡器、分频器：1Hz的CLK时钟信号（秒脉冲）秒计数器：60进制计数器（两片74160——0-59）2、计数器分计数器：60进制计数器（两片74160——0-59）时计数器：24进制计数器（两片74160——0-23）星期计数器：7进制计数器（一片74160——1-7）3、译码器、显示器：软件带有内置译码驱动的数码管（7个数码管）4、调时电路、整点报时电路三、数字电路模块细节构成1、秒计数器：60进制计数器（两片74160——0-59）用秒脉冲（1Hz）2、分计数器：60进制计数器（两片74160——0-59）设计：分计数器个位ENT接（看下图）(Ps：分的个位是59秒才开始计数1次)分计数器十位ENT接（看下图）(Ps：分的十位是9分59秒才开始计数1次)设计：时计数器个位ENT接（看下图）(Ps：是59分59秒才开始计数1次)时计数器十位ENT接（看下图）(Ps：是9时59分59秒才开始计数1次)时计数器整体电路图（看下图）4、星期计数器：7进制计数器（一片74160——1-7）（从1开始）ENT接（看下图）(Ps：是23时59分59秒才开始计数1次)星期计数器整体电路图（看下图）5、整点报时电路当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5。
EWB数字钟实验报告
EWB数字钟实验报告第一篇：EWB数字钟实验报告EWB数字钟实验报告一、利用EWB设计用于秒计数和分计数的60进制（00-59）计数器，用于时计数的24进制（00-23）计数器和用于星期计数的7进制（1-7）计数器。
1.60进制计数器电路截图工作原理：选用两片74160芯片，左边一片为显示个位，右边一片为显示十位。
当两片芯片同时计数到“60”时，转换为二进制为0110,000。
控制CLR’端置0。
2.24进制计数器电路截图工作原理：选用两片74160芯片，左边一片为显示个位，右边一片为显示十位。
当两片芯片同时计数到“24”时，转换为二进制为0010,0100。
控制CLR’端置0。
3.7进制计数器电路截图工作原理：选用一片74160，当计数器数字为“7”即二进制为0111时，控制LOAD’端。
LED显示1~7。
.二、.利用EWB设计具有秒、分、时、星期显示功能的基本数字钟。
电路截图工作原理：本数字钟由一个七进制计数器、一个二十四进制计数器、两个六十进制计数器构成。
七进制计数器显示星期、二十四进制计数器显示小时、两个六十进制计数器分别显示分和秒。
秒进位分的原理是：当秒走到“59”时，控制分控计数器的时钟端，输入一个脉冲信号，即分显示一个脉冲。
分进位小时同理。
小时向星期进位的原理是：当小时走到“23”时，控制星期计数器的时钟端，输入一个脉冲信号，即星期显示一个脉冲。
三、利用EWB设计具有秒、分、时、星期显示功能，能够对分和时进行校准，具有整点报时功能的改进型数字钟。
电路截图（分、时校准电路）工作原理：分别用两个开关控制两个计数器的时钟端，一端正常接上秒计数器的发出的信号脉冲，为正常工作状态，另一端接秒的时钟信号发生源。
当需要调时时，按下开关，即计数器的时钟端接秒计数器的发出的信号脉冲，当走到要调到时间再次按下开关，即恢复到正常工作状态。
电路截图（整点报时功能）工作原理：电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
数字电子钟实验报告
一、设计目的1、熟悉集成电路的引脚安排。
2、掌握各芯片的逻辑功能及使用方法。
3、了解面包板结构及其接线方法。
4、了解数字钟的组成及工作原理。
5、熟悉数字钟的设计与制作。
二、设计技术参数1、时制式为24小时制。
2、采用LED数码管显示时、分，秒采用数字显示。
3、具有方便的时间调校功能，使其校正到标准时间。
4、其它附加功能（显示星期、报时、停电查看时间）。
三、设计原理及其框图1．数字钟的构成[电路原理图附在后面]数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
该电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，现用555定时器实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
附图 SHJ-1所示为数字钟的一般构成框图。
1）555定时器电路555定时器电路给数字钟提供一个频率稳定准确的方波信号，本设计提供R1为10KΩ，R2为5KΩ， C为150 nF，由f=1.43/{(R1+2*R2)*C}可得其提供的频率为477Hz。
数字时钟设计实训报告
成绩：数字电子技术基础课程设计专业班级：电子信息工程1012 姓名：李宏伟学号：2010118504226指导教师：王伟平目录一．课程设计要求 ----------------------------------------------------------------------------------------------------------- - 1 -二．课程设计相关器材及应用软件 -------------------------------------------------------------------------------------- - 2 -1、课程设计仿真软件：----------------------------------------------------------------------------------------------- - 2 -2、涉及元器件及相关器材：----------------------------------------------------------------------------------------- - 2 -三．电子时钟设计思路 ----------------------------------------------------------------------------------------------------- - 3 -1、计数功能实现：---------------------------------------------------------------------------------------------------- - 3 -2、校正功能实现：---------------------------------------------------------------------------------------------------- - 6 -3、总体数字时钟功能实现： --------------------------------------------------------------------------------------- - 7 -四、实物的连接和制作 ---------------------------------------------------------------------------------------------------- - 10 -五、设计心得体会 ----------------------------------------------------------------------------------------------------------- - 11 -一．课程设计要求根据课程设计任务书，本次课程设计的内容为：1、以24小时为一个计数周期。
数字钟实验报告
数字钟实验报告本次实验旨在通过搭建数字钟电路，实现显示时间的功能。
实验所需材料有，数字管、集成电路、电阻、电容、开关、LED灯等。
首先，我们按照电路图连接好各个元件，然后接通电源，观察数字管上显示的时间是否准确。
在实验过程中，我们还发现了一些问题，并进行了相应的解决方法。
在实验开始之前，我们首先对实验所需的元件进行了准备工作。
然后按照电路图连接好数字管、集成电路、电阻、电容、开关等元件，确保连接的稳固性和正确性。
接着，我们接通电源，发现数字管上的显示并不准确，有时会出现闪烁或者停止显示的情况。
经过仔细检查，我们发现是由于电阻值选择不当导致的，于是我们更换了合适的电阻，问题得以解决。
接着，我们对实验中出现的问题进行了总结和分析。
我们发现在电路连接过程中，要特别注意元件之间的连接方式和电阻、电容的数值选择，这对于电路的稳定性和准确性至关重要。
另外，实验中还需要注意防止元件的过热和烧坏，要时刻保持警惕，及时发现并解决问题。
通过本次实验，我们对数字钟的原理和搭建方法有了更深入的了解，也学会了在实际操作中如何发现问题并解决问题。
这对我们今后的学习和工作都具有一定的指导意义。
总的来说，本次实验取得了一定的成果，我们成功搭建了一个能够显示时间的数字钟电路，并且在实验过程中发现了一些问题并进行了解决。
通过这次实验，我们不仅学到了理论知识，也积累了实际操作经验，对我们的专业学习和未来的科研工作都具有一定的帮助和指导意义。
希望通过今后的实验和学习，我们能够进一步提高自己的动手能力和实际操作能力，为将来的科研工作打下坚实的基础。
同时，也希望能够将所学知识应用到实际工程中，为社会发展做出自己的贡献。
数字电子钟 实验报告
课题一数字电子钟电子钟是一种高精度的计时工具，它采用了集成电路和石英技术，因此走时精度高，稳定性能好，使用方便，且不需要经常调校。
电子钟根据显示方式不同，分为指针式电子钟和数字式电子钟。
指针式电子钟采用机械传动带动指针显示；而数字式电子钟则是采用译码电路驱动数码显示器件，以数字形式显示。
这些译码显示器件，利用集成技术可以做的非常小巧，也可以另加一定的驱动电路，推动霓红灯或白炽灯显示系统，制做成大型电子钟表。
因此，数字式电子钟用途非常广泛。
一、课程设计(综合实验)的目的与要求设计一个具有如下功能的数字电子钟：1．基本功能（1）能直接显示时、分、秒；（2）能正确计时，小时采用二十四进制，分和秒采用60进制；（3）有校时功能，手动调整时、分；2．扩展功能（1）能进行24小时整点报时，要求从59分50秒开始，每2秒钟响一声，共响5次；每响一次声音持续0.5秒。
（2）要求只在6--22点之间每整点报时，23--5点之间整点不报时；（3）具有任意几点几分均可响铃的闹钟控制电路。
响铃1分钟，可人为通过开关使响铃提前终止；二、设计（实验）正文数字电子钟实际上是一个对标准频率（1HZ）进行计数并通过数码管显示的计数电路，由于计数的起始时间与标准时间（如北京时间）不一致，故需要在电路上加一个校时电路。
标准的1HZ时间信号必须准确稳定，可以使用555定时器设计1HZ的振荡电路。
时间计数电路由秒计数器（个位，十位）、分计数器（个位，十位）电路构成，秒个位和秒十位计数器、分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
1．系统原理框图如下：2.1 分、秒计时器分、秒计时器均为60进制计数器，当秒计时器接受到一个秒脉冲时，秒计数器个位开始从1计数到9，同时在个位计数产生进位时将进位接秒计数器的十位计数器CLK，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00，当分计数器产生进位时，将会在进位端产生高电平，进而触发电路，驱动蜂鸣器，起到整点报时的功能。
数字钟实验报告
数字钟实验报告数字钟实验报告一、实验目的通过数字钟实验，了解数字时钟的工作原理和数字时钟的构造，掌握数字时钟电路的原理、数字电路的基本配置及数字钟的共阴极分时多路选择模式和 BCD 编码等基本原理。
二、实验器材数字钟实验箱；数字时钟电路板；555 定时器芯片；触发器芯片；串级寄存器芯片；多路选择器芯片；共阴极数码管。
三、实验步骤1. 将数字钟电路板插入数字钟实验箱上的编程电路插座中。
2. 通过查阅数字时钟电路手册，连接数字时钟电路板的各个芯片和数码管。
根据电路图，插入 555 定时器、触发器、串级寄存器、多路选择器芯片三枚，在数码管上插入共阴极数码管五枚。
注意芯片的引脚连接和线缆不要接错。
3. 开始调试电路。
接入电源，将数字时钟拨到“闹钟”档，可能需要调整几个旋钮，才能看到数码管上显示的时间。
4. 当 555 定时器工作时，输出的方波电信号经过一系列逻辑门的处理，再经过多路选择器芯片后，依次驱动数码管的跳变。
5. 在闹钟触发扳手上设置闹钟时间，在进入发声电路时，由电子储存器中的数据驱动蜂鸣器发声。
四、经验总结在实验完成后，我们感受到了数字电路理论的实践差异。
数字时钟电路呈现出晶莹剔透的色调，简洁、现代，具有高科技风格的感觉。
通过实验，我们掌握了数字电路的基本配置方法和数字电路的运作原理，使我们更加理解和熟悉数字时钟。
同时，我们还学习了数码管的共阴极和分时多路选择模式、多路选择器芯片的基本功能和BCD 编码等相关原理。
此外，实验中我们还发现了一些问题。
当数字时钟出现故障时，需要方案调整芯片的连接方式并对电路进行维修，有时还需要根据电路图锤定故障的元件。
电路图是数字时钟修理的关键，因为它可以很清楚地展现电路中各个元件之间的连接方式和逻辑关系。
因此，深入了解电路图是我们修理电器的一项基本技能。
总之，数字钟实验是学习数字电路技术的一个非常好的实践机会，通过实验，我们不仅了解了数字电路的工作原理和构造，还掌握了数字电路的基本配置和选择器的使用，丰富了我们的学习和实践经验。
本部分试验内容不讲课请学生自行做好预习
四、设计任务与要求
1. 设计时、分控制电路，要求有校时、暂停、清零功 能（用分脉冲信号源代替秒脉冲发生器）。
2. 在EWB界面内自选器件,画出电路原理图。
3. 按电路原理图连接各单元电路，认真检查电路是 否正确。 4. 用EWB将各单元电路调试正常，再将各单元电路 置于同一界面内,再按各自对应关系相互连接。
数字钟原理框图
（一）、数字钟系统构成
1、数字钟的构成：振荡器、分频器、计数器、译码器、 显示器等几部分
2、数字钟的时、分、秒实际上就是由一个24进制计数 器（00-23），两个60进制计数器（00-59）级联构成。 设计数字钟实际上就是计数器的级联。
3、60进制计数器的设计 4、24进制计数器的设计 5、计数器的级联设计
VCC
6
5V
U8A
CL K 2 ~CL R 1
2
5
4
1
74ALS20AM
~L OAD ENT RCO 15 QD ENP D C QC B QB A QA 13 14 12 11
9 10 7 6 5 4 3
4
U4
3 2 1
U3
2
DCD_HE X
74163N
U6A
1
7404N
3 2 1
U5A
CL K ~CL R ~L OAD 9 10 7 6 5 4 3 ENT ENP D C B A
（二）、数字钟设计要点：
EWB软件本身提供任意频率的时钟，因此振荡器、分 频器不需设计； 另外EWB软件也带有内置译码驱动的数码管，故此译 码器和显示器也不需设计。
这样，数字钟的设计实际上就是设计如下图的计数器
24进制 计数器
60进制 计数器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EWB数字钟实验报告
一、利用EWB设计用于秒计数和分计数的60进制（00-59）计数器，用于时计数的24进
制（00-23）计数器和用于星期计数的7进制（1-7）计数器。
1.60进制计数器
电路截图
工作原理：选用两片74160芯片，左边一片为显示个位，右边一片为显示十位。
当两片芯片同时计数到“60”时，转换为二进制为0110,000。
控制CLR’端置0。
2.24进制计数器
电路截图
工作原理：选用两片74160芯片，左边一片为显示个位，右边一片为显示十位。
当两片芯片同时计数到“24”时，转换为二进制为0010,0100。
控制CLR’端置0。
3.7进制计数器
电路截图
工作原理：选用一片74160，当计数器数字为“7”即二进制为0111时，控制LOAD’端。
LED显示1~7。
.
二、.利用EWB设计具有秒、分、时、星期显示功能的基本数字钟。
电路截图
工作原理：本数字钟由一个七进制计数器、一个二十四进制计数器、两个六十进制计数器构成。
七进制计数器显示星期、二十四进制计数器显示小时、两个六十进制计数器分别显示分和秒。
秒进位分的原理是：当秒走到“59”时，控制分控计数器的时钟端，输入一个脉冲信号，即分显示一个脉冲。
分进位小时同理。
小时向星期进位的原理是：当小时走到“23”时，控制星期计数器的时钟端，输入一个脉冲信号，即星期显示一个脉冲。
三、利用EWB设计具有秒、分、时、星期显示功能，能够对分和时进行校准，具有整点报时功能的改进型数字钟。
电路截图（分、时校准电路）
工作原理：分别用两个开关控制两个计数器的时钟端，一端正常接上秒计数器的发出的信号脉冲，为正常工作状态，另一端接秒的时钟信号发生源。
当需要调时时，按下开关，即计数器的时钟端接秒计数器的发出的信号脉冲，当走到要调到时间再次按下开关，即恢复到正常工作状态。
电路截图（整点报时功能）
工作原理：电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。
4.利用EWB设计数字钟的其它扩展功能，如闹钟、秒表、多功能切换、倒计时、日历、万年历等。
电路截图（秒表功能）
工作原理：秒表由一个一百进制计数器构成。
时钟端接秒计数器的信号发生脉冲。
开关
C(CHANGG)切换功能，开关S（start）为秒表开始\z暂停。
开关R为请开关。
接计数器的清零端。
本次训练的心得体会：通过这几天对EWB软件的学习，我掌握了该软件的基本操作、各个电路的连接以及功能。
发现该软件是一款端电工学生非常容易上手、实用性很强的软件。
在实验过程中也遇到不少的问题、比如芯片的功能忘记、计数器的接法等等，这是我会去查数字电路的教科书或者选择询问老师，在这样的过程中提高自己的专注力。