2014-2015第一学期数字逻辑电路期末总结

2014-2015第一学期数字逻辑电路期末总结：

1、数字逻辑电路的基本概念、基本和复合逻辑运算、基本逻辑分析方法（含

化简和变换的方法）；

2、基本硬件单元（如OD门、TSL门、传输门的等的特点和用途）；

3、组合电路分析（SSI、MSI（重点译码器、7段显示器（共阴和共阳）和数

据选择器、数值比较器74LS85、加法器74HC283 如4.4.32等））、设计（MSI，

重点译码器和数据选择器（3+1）个变量的情况也要掌握）； 重点掌握MSI

的相关习题和内容。（参见上课布置的习题）。同时在组合电路的设计中考虑

将基于SSI/MSI的设计演变为基于FPGA的设计方案。参见习题。

4、触发器和锁存器（特点和应用场合），突出双稳态的特点，包括SR、JK、

D、T和T'的特点和相互转换（可不考虑SR的转换），会画波形（尤其是JK

和D，如习题5.4.6（也可看作时序电路分析） 5.4.3 6.2.2）；包括上课

补充的重点例题等。

5、时序电路（同步）分析（突出状态循环、周期性），移位寄存器实现串并

转换等。而时序电路设计主要是串行序列检测、串行奇偶校验、串行加法等

应用状态图的设计及编码、计数器（74LVC161、163、192）及其HDL描述和

状态图设计及其HDL描述,HDL 描述主要包括计数器和状态机的描述（P306

6.6.3节）习题：6.6.2 6.6.3 6.6.6

6、FPGA和实验的基本步骤和方法，重点突出功能仿真的步骤和显示现象。

下列对FPGA结构与工作原理的描述中，正确的是 。

A. FPGA全称为复杂可编程逻辑器件；

B. FPGA是基于乘积项结构的可编程逻辑器件；

C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置；

D. FPGA更适合完成各种算法和组合逻辑, CPLD更适合于完成时序逻辑。



在VerilogHDL的always块中，阻塞式赋值语句和非阻塞赋值语句执行

过程的主要区别是阻塞赋值语句是立即执行，非阻塞是多条费阻塞赋值语句

运算结束时，才同时并行完成赋值语句。

基于FPGA的设计流程大体可分为design 设计输入-->综合、功能仿真

-->fit 适配-->时序分析、时序仿真、编程和下载配置

4个步骤。



1