门电路
数字逻辑课件——门电路概述

其中,i为流过二极管的电流;u为加到二极
管两端的电压;UT
kT q
k为玻耳兹曼常数,T为热力学温度,q为电子电荷, 在常温下(即结温为27℃,T = 300K),VT ≈26mV; IS为反相饱和电流。
它和二极管的材料、工艺和尺寸有关,但对每只二 极管而言,它是一个定值。
9
i
二极管的特性也可用图 2-1-4的伏安特性曲线描 述。
5
2.1.2 半导体器件的开关特性
▪ 1. 半导体二极管的开关特性
因为半导体二极管具有单向导
电性,即外加正电压时导通,
+VCC
外加反电压时截止,所以它相
当于一个受外加电压极性控制
D
R
的开关,
uI
uO
S
如果用它取代图2-1-1中的S, 图2-1-3 二极管开关电路 就得到了图2-1-3所示的二极
管开关电路。
•以图2-1-10为例,设图中MOS管为
N沟道增强型,它的开启电压为UTN , 则当uI = uGS < UTN时,MOS管工作
在截止区,D-S之间没有形成导电 沟道,沟道间电阻为109~1010Ω, 呈高阻状态,因此D-S间的状态就
像开关断开一样。
图2-1-10 MOS管的 开关电路
20
当uI = uGS > UTN时,且uGD > UTN,则
当uI ≤ 0时,uBE ≤ 0,三极管工
作在截止区,其工作特点是基极电
流iB ≈ 0,集电极电流iC = ICE
≈ 0,因此三极管的集-射极之间 相当于一个断开的开关。
输出电压为uo = UOH ≈ VCC 。
图2-1-7 双极型三 极管开关电路
16
第二章门电路

7
§2.2 半导体三极管的开关特性 一. 双极型三极管的结构 IC
IB
VBC – + + + VCE VBE – – IE
NPN Si管
8
二. 特性
1.电流:IE =IB +IC 2.工作状态: 工作状态分类 导通 截止
IC1
T2 • IE2 • Y ° T5
R3
•
IR3
IB5
N—表示N个发射极。
41
●T1的状态:
∵VB1=VBC1+VBE2+VBE5=2.1V ∴T1处于倒置状态。 I C1 I B1 N反 I B1
I B1 VCC VB1 R1
0.73mA
● T2、 T5的状态:
T2、 T5饱和VO=0.3V
45
二.TTL与非门 • R1 4K • Vcc =5V
°
R2 1.6K
•
R4 130
T4
A
B
T1
T2
• R3 1K • 倒相级
D3
• T5 Y °
输入级
输出级
46
三.负载能力分析 负载——指门电路输出端所接的其它 电路。 NO——扇出系数,表示能够驱动同类门的数目。 灌电流负载——负载电流从后级门注入前级门 负载
14
5)饱和条件及特点 条件:IB >IBS IB — 进入饱和以后的基流。 IBS—临界饱和基流。 求IB 、 IBS的步骤: Vi VBE a)I B Rb
b)I CS c)I BS VCC VCES VCC RC RC I CS
(数字电子技术基础)第2章. 门电路

• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration), 每片组件内包含10~100 10~100个元件 Integration), 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration),每片组件内含100~1000 100~1000个元件 Integration),每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration), 每片组件内含1000~100 000个 Integration), 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration), 每片组件内含100 000个元件 Integration), 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
(2-30)
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
(2-31)
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL(max) IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时,输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时, 输出 不再是高电平。 不再是高电平。
数字逻辑第3章 门电路

逻辑式:Y=A + B
逻辑符号: A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V, 保证输入电压在1V以下时,
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门(OD)门电路(Open Drain)
1 . 问题的提出
普通门电路
在工程实践中,往往需要将两个门的输出端 能否“线与”?
并联以实现“与”逻辑功能,称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr:上升时间
tf:下降时间 tw:脉冲宽度 tPHL:导通传输时间
tPLH:截止传输时间
平均传输延迟时间 (Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗: 静态功耗:电路的输出没有状态转换时的功耗。 动态功耗:电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条(件1)N沟道增强开型/M关O的S等FE效T电:路
数字电路第2章 门电路

2)输入负载特性 (ui R )
R1 3k b1 A B C T1 R2 750 R4 100
+5V
c1
T3
T2
3k
T4
R5 T5
F
ui
V
R
R3
360
R较小时 设:T2、T5 截止
A B C
R1 3k b1
+5V
R4
R2
c1
T1
T2
R5
T3
T4 F T5
R
ui
R3
R (5 U ) 4.3R ui be1 R1 R 3 R
I BS vcc vCES 5 0.3 mA 0.094mA βRc 50 1
V CC = +5V Rc iC 1kΩ vo c R b 10kΩ b β = 40 iB e
②vi=0.3V时,iB=0,三极管 工作在截止状态,ic=0。因 为ic=0,所以输出电压: vo=VCC=5V
IB 0
IC 0
VCE VCC
7
三极管的开关特性
+UCC 3V 0V RB RC uO T
+UCC
RC 3V
饱和时, VCE ≈ 0,C、 E极间电阻 很小 0V 截止时, IC ≈ 0,C、 E极间电阻 很大
C E
uO 0
相当于 开关闭合
ui
饱和 截止
+UCC RC
C E
uO UCC
避免!
0V 0
VL(max)
低电平
分立元件门电路和集成门电路:
分立元件门电路:用分立的元件和导线连 接起来构成的门电路。简单、经济、功耗低, 负载差。 集成门电路:把构成门电路的元器件和连 线都制作在一块半导体芯片上,再封装起来, 便构成了集成门电路。现在使用最多的是CMOS 和TTL集成门电路。
第二章_门电路

第二章 门电路三、高低电平获取方法开 关5V V H1+5V0V V L 02.1 概述第二章门电路2.3 分立元件门电路一、二极管与门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000101001110.7V0.7V0.7V3.7V2.3 分立元件门电路第二章门电路二、二极管或门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000111011110V2.3V2.3V2.3V2.3 分立元件门电路第二章门电路三、三极管非门V i Vo0V V CCV CC0.2VA Y01102.3 分立元件门电路第二章门电路1)结构TTL反相器由三部分构成:输入级、中间级和输出级。
1、TTL反相器的结构和原理一、TTL逻辑门2.4 TTL集成门电路第二章 门电路A 为高电平时(3.4V),V B1≈2.1V ,T 1倒置,VB2≈1.4V ,T 2和T 5饱和,T 4和D 2截止,Y 为低电平。
2)原理A 为低电平时(0.2V) ,T 1饱和,V B1≈0.9V ,V B2≈0.2V ,T 2和T 5截止,T4和D2导通,Y 为高电平;2.4 TTL 集成门电路第二章 门电路分为四个区段:AB 段:Vi <0.6伏,截止区;BC 段:0.6伏<Vi <1.3伏,线性区;CD 段:Vi ≈1.4伏,转折区;DE 段:Vi >1.4伏,饱和区。
输出高电平:V OH =3.4V 输出低电平:V OL =0.2V 阈值电压:V TH =1.4VV THVi (V)2.4 TTL 集成门电路2.4 TTL 集成门电路(略)一、TTL 与非门的基本结构及工作原理1.TTL 与非门的基本结构B A C+V RP CC (+5V )P PP N N NN+V 13(+5V )CC A B CT b1R 12.4 TTL 集成门电路第二章 门电路 2.4 TTL 集成门电路第二章 门电路CB A L ⋅⋅=该发射结导通,V B 1=0.9V 。
电路-门电路和组合逻辑电路

03
门电路的特性
门电路具有输入和输出两个端子,输入信号通过内部逻辑运算得到输出
信号。门电路的特性包括逻辑功能、输入电阻、输出电阻和扇入扇出能
力等。
组合逻辑电路设计
组合逻辑电路
组合逻辑电路由门电路组成,用于实现一组特定的逻辑功能。常见 的组合逻辑电路有编码器、译码器、多路选择器等。
组合逻辑电路设计步骤
波形图分析法
总结词
通过观察信号波形的变化,分析电路的 输入输出关系和信号处理过程。
VS
详细描述
波形图分析法主要用于模拟电路的分析。 通过观察信号波形的形状、幅度、频率等 参数,分析电路对信号的处理过程,如放 大、滤波、调制等。同时,通过比较输入 输出信号的波形,可以理解电路的输入输 出关系和工作原理。
态图等描述电路功能的工具。
04
电路设计方法
BIG DATA EMPOWERS TO CREATE A NEW
ERA
门电路设计
01
门电路
门电路是数字电路的基本单元,用于实现逻辑运算。常见的门电路有与
门、或门、非门等。
02
门电路设计步骤
根据逻辑需求,选择合适的门电路类型,确定输入和输出信号,然后根
据逻辑关系连接门电路。
逻辑关系
每种类型的门电路都有特定的逻辑关系,例如与门在所有输入为 高电平时输出为高电平,否则输出为低电平。
门电路的应用
01
基本逻辑运算
门电路是实现基本逻辑运算的电 子元件,广泛应用于数字电路和 计算机中。
控制电路
02
03
信号转换
门电路可以用于控制其他电路的 工作状态,实现复杂的控制逻辑。
门电路可以将模拟信号转换为数 字信号,或者将数字信号转换为 模拟信号。
门电路

门电路
EXIT
门电路
a)RI很小时,RI两端的电 压很小,此时相当于输入端
输入低电平。则T2管截止。
U RI
RI (VCC U BE ) RI R1
RI (VCC U BE ) R1
RI增大, RI两端的电压增大。
使vi=0.7V时的RI称为关门电阻, 记为ROFF。
EXIT
门电路
低电平 1
正逻辑体制
负逻辑体制
EXIT
门电路
2.2二极管和三极管的开关特性
主要要求:
理解二极管、三极管的开关特性。 掌握二极管、三极管开关工作的条件。
EXIT
门电路
2.2.1 半导体二极管的开关特性
ui/V uo/V
逻辑电平
0 0.7 0.3 1
3 3.7 55
真值表 ui uo
00 11
二极管开关电路
t
EXIT
门电路
三、抗饱和三极管简介
C
C
SBD
B
B
E
E
抗饱和三极管的开关速度高
① 没有电荷存储效应 ② S在BD普的通导三通极电管压的只基有极0和.4 V集而电非极之0.7间V并, 接一因个此肖特UB基C =势0垒.4二V 极时管,(S简BD称便S导BD通),。使
UBC 钳在 0.4 V 上,降低了饱和深度。
EXIT
2.2.2半导体三极管的开关特性门电路
一、三极管的开关作用及其条件
iC 临界饱和线 放大区
uI=UIL
+ uBE
三怎极样管控为制什它么饱和I的能C(sMa开用t) T和作关开S ?关?Q
-
区
O UCE(sat)
数字电路 第二章门电路

DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知: 只有当A、B、C全为 低电平时,输出端才 为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、 非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V,T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联,TN1 与TN2串联;
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止;
输出Y为低电平。
当AB中有一个是低电平时, B
TN1 与TN2中有一个截止,
TP1 与TP2中有一个导通, 输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑:L=0,H=1 ; 负逻辑:H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性: 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性:
半导体二极管的结构示意图、符号和伏安 特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正 向电压后可产生 漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层
第三章门电路

2) 工作原理 VA=0V
“0” (0V) A G
+VDD S
VGS< VGS(th) <0
导通
T2 PMOS
D
“1”
D
F (+VDD)
T1 NMOS
S
VGS< VGS(th) >0
截止
VA= VDD
“1” A
G
(+VDD)
+VDD S
VGS> VGS(th) <0
截止
T2 PMOS
D F “0”
VGS(th)P VI VDD ,T2导通
所以VI 在0 ~ VDD ,T1和T2至少一个导通 VI VO之间为低电阻
双向模拟开关
3.5 TTL门电路 3.5.1 半导体三极管的开关特性
双极型三极管的开关特性 (BJT, Bipolar Junction Transistor)
双极型三极管的基本开关电路
低电平:VIL=0
• VI=VIH D截止,VO=VOH=VCC
• VI=VIL D导通,VO=VOL=0.7V
3.2 分立元件门电路
3.2.2 二极管与门
+5V
VA
VB
VF
3V A
R 3.9K
D1
0V
F 0V
0V 0.7V 3V 0.7V
D2
0V B
3V 0V 0.7V 3V 3V 3.7V
逻辑变量
• 只用于IC内部电路
•数字集成电路:在一块半导体基片上制作出一 个完整的逻辑电路所需要的全部元件和连线。 使用时接:电源、输入和输出。数字集成电路 具有体积小、可靠性高、速度快、而且价格便 宜的特点。
门电路

输入级主要由多发射极管 V1 输出级 和基 VCC 中间级起倒相放大作 除V 外,采 由 V4 V 极电阻 R1 组成,用以实现输入变量 A 、 +5V R4 3、 4、 用, V2 集电极 C2抗 和发射极 R2 R1 50 用 了 饱和三极 R B900 、C 的与运算。 4、R5和V5 2.8 k E2 同时输出两个逻辑电平 管 ,组成。其中 用以提高门 C VD1 ~ VD3 B1 V3为输入钳位二极管,用以 2 相反的信号,分别驱动 V 3 。 电 路 工 作 速 度 V V3 和 V4 构 抑制输入端出现的负极性干扰。正常信 4 和 V 。 R5 5 V2 V4 不会工作于饱 V1 成复合管, 号输入时, V ~ V 不工作,当输入的 3.5 k C1 Y 和V D1 D3 R 、 R B C 6 构成有 E 和 状 态 此用 2 与, V5 因 构成推 负极性干扰电压大于二极管导通电压时, V 源泄放电路,用以减小 V5 5 RC 普通三极管。 RB 二极管导通,输入端负电压被钳在 拉式输出结 -0.7 逻辑符号 250 管开关时间,从而提高门 500 VD1 VD2 VD3 构,提高了 V上,这不但抑制了输入端的负极性干 V6 电路工作速度。 扰,对 V1 还有保护作用。 负载能力。 输入级 中间倒相级 输出级 STTL系列与非门电路 EXIT
二、高电平和低电平的含义
高电平和低电平为某规定范围的电位值,而非一固定值。
1
高电平
0
高电平
高电平信号是多大的信号?低 由门电路种类等决定 电平信号又是多大的信号? 低电平 0 低电平 1
正逻辑体制
负逻辑体制
EXIT
三、可编程逻辑器件
门电路原理

门电路原理门电路是数字电子电路中最基本的逻辑电路之一,也是计算机内部逻辑运算的基础。
它由门电路元件组成,通过给定的输入信号进行逻辑运算,产生输出信号。
在门电路原理中,我们会了解到门电路的基本构成、工作原理、常见类型及其应用。
一、门电路的基本构成门电路由逻辑门组成,逻辑门是门电路的基本构建单元。
常见的逻辑门有与门、或门、非门、异或门等。
每种逻辑门都有特定的输入和输出端口,输入端口接收输入信号,输出端口产生输出信号。
二、门电路的工作原理门电路的工作原理是基于布尔代数的逻辑运算。
布尔代数是一种数学系统,用于描述逻辑运算。
门电路根据输入信号的逻辑状态进行运算,然后根据运算结果产生输出信号。
例如,与门逻辑运算的结果是只有当所有输入信号都为1时,输出信号才为1;或门逻辑运算的结果是只要有一个输入信号为1,输出信号就为1。
三、常见的门电路类型1. 与门(AND Gate)与门是最基本的逻辑门之一。
它有两个或多个输入端口和一个输出端口。
当所有输入信号都为1时,输出信号才为1;否则输出信号为0。
与门常用于判断多个条件是否同时满足的情况。
2. 或门(OR Gate)或门也是常见的逻辑门之一。
它有两个或多个输入端口和一个输出端口。
只要有一个输入信号为1,输出信号就为1;否则输出信号为0。
或门常用于判断多个条件是否至少满足一个的情况。
3. 非门(NOT Gate)非门是最简单的逻辑门之一。
它只有一个输入端口和一个输出端口。
当输入信号为1时,输出信号为0;当输入信号为0时,输出信号为1。
非门常用于对输入信号进行取反操作。
4. 异或门(XOR Gate)异或门是一种特殊的逻辑门。
它有两个输入端口和一个输出端口。
当两个输入信号相同时,输出信号为0;当两个输入信号不同时,输出信号为1。
异或门常用于比较两个二进制数据的不同之处。
四、门电路的应用门电路在计算机内部逻辑运算中有广泛的应用。
它可以用于实现各种逻辑函数和算术运算,例如加法器、减法器、乘法器等。
第3章门电路

3.3 CMOS门电路
6. CMOS电路的优点
(1)微功耗。 CMOS电路静态电流很小,约为纳安数量级。
(2)抗干扰能力很强。 输入噪声容限可达到VDD/2。
(3)电源电压范围宽。 多数CMOS电路可在3~18V的电源电压范围内正常
Digital Electronics Technolo20g2y0/12/29
3.2 半导体二极管门电路
2. 二极管与门
3. 二极管或门
A Y
B
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
MOS门电路:以MOS管作为开关元件构成的门电路。 MOS门电路,尤其是CMOS门电路具有制造工艺简单、 集成度高、抗干扰能力强、功耗低、价格便宜等优点,得 到了十分迅速的发展。
3.3 CMOS门电路
➢ 功耗 ❖ 静态功耗: 逻辑电路输出状态不发生变化时的功耗。
大多数CMOS电路具有很低的静态功耗,所以在很 多低功耗的场合采用CMOS集成电路。
❖ 动态功耗: 逻辑电路输出状态发生变化时的功耗, 其值比静态功耗大得多。
PCCLVD 2D f
PTCPD VD 2 D f PDPCPT
buses.
RP IOLmax
VP
ILL Z=VOLmax RL
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
❖ 施密特触发器
VOUT
5.0
VT-
VT+
2.1 2.9 5.0 VIN
Voltage of hysteresis =VT+-VT-
门电路

CD段:UI≈1.4伏,转折区;
DE 段: UI > 1.4 伏,饱和区。
输出高电平:VOH=3.4V 输出低电平:VOL=0.2V 阈值电压:VTH=1.4V 中南大学信息科学与工程学院
相关参数: 第 二 章 门 电 路 高电平噪声容限VNH 低电平噪声容限VNL
输入端噪声容限示意图
中南大学信息科学与工程学院
1
IL
Vo(V)
3.6
+
Vo _
IL(max)
IL(mA)
中南大学信息科学与工程学院
输出为低电平:带灌电流负载
第 二 章 门 电 路
1
IL
Vo(V)
+
Vo _ IL(mA)
中南大学信息科学与工程学院
3)输入负载特性
第 二 章 门 电 路
Vi=f(Ri)
Vi(V)
1.4
1
+ Ri Vi
_
•输入端短路接地相当于接低电平
中南大学信息科学与工程学院
第 二 章 门 电 路
中南大学信息科学与工程学院
(2)输入有低电平0.2V 时。 该发射结导通,VB1=0.9V。所以T2、T3都截止。由于T2截止, 流过RC2的电流较小,可以忽略,所以VB4≈VCC=5V ,使T4和 D导通,则有: VO≈=VCC-VBE4-VD-VRc4=5-0.7-0.7-VRc4 ≈ 3.4(V) 实现了与非门的逻辑功能的另一方面: 输入有低电平时,输出为高电平。
VA VB VY 0V 0V 0V 3V 3V 0V 3V 3V A 0 0 1 1 B 0 1 0 1 0V
2.3V
2.3V 2.3V Y 0 1 1 1
中南大学信息科学与工程学院
门电路

三、非门(反相器)图三为非门电路,它的逻辑功能是:输入为:“0”,输出为“1”,反之则反,由于ui与uo反相,所以又称反相器,其逻辑符号如图(b)所示,图中C1为加速电容,D1为箝位二极管,D2超抗饱和作用,原理是:当BG饱和时,ud>uc(通常ub为(0.7-0.8)伏,uc为 (0.1-0.3)伏),使D2导通,若D2压降为0.2伏,ub=-0.7伏,此时uc变为0.5伏,这就减轻了饱和深度,另外由于ID流入BG,就使 Ic增加,Ib减小,通过Ib自动调节作用,使电路能稳定地工作。
图四为非饱和式反相器,图五为几种常用反相器,它们的技术指标列于表一中图三、非门电路门电路(Gate Circuits)四、门电路使用注意事项电源要求 电源电压有两个电压:额定电源电压和极限电源电压 额定电源电压指正常工作时电源电压的允许大小:TTL电路为5V±5%(54系列5V±10%);CMOS电路为3~15V(4000B系列3~18V) 极限工作电源电压指超过该电源电压器件将永久损坏。
TTL电路为7V;4000系列CMOS电路为18V。
1、输入电压要求 输入高电平电压应大于VIHmin而小于电源电压;输入低电平电压应大于0V而小于VILmax。
输入电压小于0V或大于电源电压将有可能损坏集成电路。
2、输出负载要求 除OC门和三态门外普通门电路输出不能并接,否则可能烧坏器件; 门电路的输出带同类门的个数不得超过扇出系数,否则可能造成状态不稳定;在速度高时带负载数尽可能少; 门电路输出接普通负载时,其输出电流就小于IOLmax和IOHmax。
3、工作及运输环境问题 温度、湿度、静电会影响器件的正常工作。
74系列TTL可工作在0~70℃,而54系列为-40~125℃,这就是通常的军品工作温度和民品工作温度的区别; 在工作时应注意静电对器件的影响,一般通过下面方法克服其影响: 在运输时采用防静电包装;使用时保证设备接地良好;测试器件是应先开机再加信号、关机时先断开信号后关电源。
数电第二章 门电路

ROFF =0,电压UAK =0.
2.1.2 二极管的开关特性
二极管符号:
阳极
+ uD -
阴极
伏安特性曲线:
Ui<0.5V时, 二极管截止, iD=0
UBR
0
iD(mA)
IF
0.5 0.7
uD(V)
伏安特性 Ui>0.7V时, 二极管导通
关门电阻Roff=0.7kΩ
以上分析说明: 悬空的输入端相当于接高电平。为了 防止干扰,一般将悬空的输入端接高电平。
TTL与非门在使用时多余输入端处理:
1. 若悬空,UI=“1”。 2. 接+5V。 3. 输入端并联使用。
讨论:TTL与门、或门、或非门 多余输入端如何处理
四、输入伏安特性——
反映输入电流iI和输入电压uI关系的曲线 1. 输入低电平,即uI=0V时
逻辑符号:
B
Y
二、二极管或门
A D1
Y
B D2
-12V
uA
uB
uY
0V 0V -0.3V
0V 3V 2.7V
3V 0V 2.7V
3V 3V 2.7V
uA
uB
uY
AB
Y
0V 0V -0.3V 0 0
0
0V 3V 2.7V
01
1
3V 0V 2.7V 1 0
1
3V 3V 2.7V 1 1
1
逻辑式:Y=A+B
R2
b1 c1 T1
T2
逻辑关系:全1则0。
R3
+5V
uO =0.3V Y
门电路及组合逻辑电路

由元器件老化、温度变化等引起的时好时坏的故障。
瞬态故障
由电磁干扰、静电放电等引起的短暂性故障。
故障诊断方法和技术
直观检查法
通过直接观察电路元器 件、连接线等是否异常
来判断故障。
逻辑笔测试法
利用逻辑笔测试电路各 点的逻辑状态,通过对
比分析找出故障。
替换法
用好的元器件替换怀疑 有问题的元器件,观察
寄存器传输控制电路设计
寄存器选择电路设计
根据控制信号选择相应的寄存器进行数据传输。
数据传输控制电路设计
控制数据的输入、输出以及寄存器之间的数据 传输。
时序控制电路设计
产生时序信号,控制寄存器传输操作的时序关系。
06 故障诊断与可靠性考虑
常见故障类型及原因
永久故障
由元器件损坏、电路连接错误等引起的不可恢复的故障。
门电路及组合逻辑电路
contents
目录
• 门电路基本概念与原理 • 基本门电路分析与设计 • 组合逻辑电路分析方法 • 常见组合逻辑功能模块介绍 • 组合逻辑电路设计实例分析 • 故障诊断与可靠性考虑
01 门电路基本概念与原理
门电路定义及作用
门电路定义
门电路是数字逻辑电路的基本单元,用于实现基本的逻辑运算功能。
定期维护和检测
对电路进行定期维护和检测,及时发现并处 理潜在故障。
THANKS FOR WATCHING
感谢您的观看
通过求补码的方式实现二进制数的减法运算,同 样需要使用基本逻辑门电路。
乘法器设计
将乘法运算转换为加法和移位操作,通过组合逻 辑电路实现乘法功能。
比较器设计
等于比较器
比较两个输入信号是否相等,输出相应的电平信号。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验一门电路的电特性一、实验目的1、在理解 CMOS 门电路的工作原理和电特性基础上,学习并掌握其电特性主要参数的测试方法。
2、在理解 TTL 门电路的工作原理和电特性基础上,学习并掌握其电特性主要参数的测试方法。
3、学习查阅集成电路芯片数据手册。
4、学习并掌握数字集成电路的正确使用方法。
二、预习任务1. 回顾上学期的“常用电子仪器使用”以及实验中用到的测试方法。
回答下列问题:(1)如何调整函数信号发生器,使其输出100Hz、0~5V的锯齿波(三角波)信号?答:首先调输出模式至三角波,再调节幅度调节按钮,使显示屏幅值处显示为5Vp-p,为了保证输出的三角波是0~5V,则还需设置偏置电压,调节偏置/最小值按钮,将最小值设置为0V,这样就可以输出0~5V的三角波;按频率范围选择按钮,将屏幕上频率调为读数为100Hz。
若需要输出锯齿波,则要调节占空比,以获得想要的波形。
(2)用示波器观测到如图1所示的a、b两个信号,假设此时示波器的垂直定标(灵敏度)旋钮位置分别为1V/格和2V/格,请写出它们的最高值和最低值。
答:第一幅图最高值为 2V,最低值为-2V;第二幅图最高值为 4V,最低值为 0。
(3)电压传输特性曲线是指输出电压随输入电压变化的曲线。
示波器默认的时基模式为“标准(YT)模式”显示的是电压随时间变化的波形,若要观测电压传输特性曲线,需改变示波器上哪些菜单或旋钮?答:为观测电压传输特性曲线,需要将两相关的信号输入示波器的两个输入端,并将模式调为Y-X模式。
本次实验须将输入电压信号与输出电压信号分别作为X与Y,即可观测电压传输特性曲线。
在Y-X工作模式下,示波器上显示的图样为以通道一的测量值(输入电压)为横坐标,通道二的测量值(输出电压)为纵坐标的曲线,即为电压传输特性曲线。
(4)用示波器观测两路信号时,如何调整示波器使波形稳定的显示在屏幕上?答:<1>调节触发模式(电平、边沿、宽度),一般可使用边沿触发;可以旋转“trigger”旋钮进行调节,使信号不再左右移动;<2>检查SOURSE触发源是否选择在当前信号输入通道挡,若不是就调节到该挡;<3>检查COUPPING触发耦合方式开关是否选择在DC档。
若不是就调节到该挡。
这样就确定采用内触发直流耦合,若是交流耦合则会虑去其中的直流分量,对结果造成影响。
<4>调节LEVER触发电平调节钮,并调节频率旋钮是使示波器的发生频率与信号频率匹配的功能,粗调和微调两种旋钮,先调整粗调,再调整微调旋钮,使图像不再上下翻滚为止。
使波形稳定;<5>若信号毛刺较多,可以加上噪声抑制和频率抑制;<6>若手动调节无法达到目的,可以尝试使用“autoset”按钮自动调节。
2.仔细阅读《数字电子技术基础》第三章相关内容,并结合各项任务完成以下内容。
(1)查阅数字集成电路74HC00和74LS00的数据手册,并画出引脚图。
74HC00 74LS00(2实验门电路工作电压必做实验CMOS 与非门CD4011推荐 3VDC~15VDC最大耐受-0.5VDC~18VDC选作实验CMOS 与非门74HC002~6VDC TTL 与非门74LS005VDC(3门电路实验任务输入信号类型频率电压值CMOS 与非门CD4011电压传输特性三角波 100Hz 0~5v 输出低电平负载特性直流电压/ 5V 传输延迟时间方波20kHz 0~5V 动态功耗三角波 100Hz 0~5VCMOS 与非门74HC00噪声容限三角波 100Hz 0~5V TTL 与非门74LS00输入端负载特性/ / /(4(5)根据必做任务4内容分析图6电路,试着给出取样电阻R的取值范围R大概在1k以内即可三、实验任务(一)、必做实验1、CMOS 与非门 CD4011 的电压传输特性2、测试 CMOS 与非门 CD4011 输出低电平负载特性3、CMOS 与非门 CD4011 的传输延迟时间 t PHL、t plh4、观察 CMOS 与非门 CD4011 的动态功耗(二)、选作实验1、CMOS 与非门 74HC00 的噪声容限2、测量 TTL 与非门 74LS00 的输入端负载特性四、实验原理1、CMOS 与非门 CD4011 的电压传输特性电压传输特性是指输出电压与输入电压之间的关系,根据电压传输特性曲线可以得到电路的状态和参数,高低电平、阈值电压、噪声容限均可以通过电压传输特性曲线得到。
(1)输出高电平 V OH:是指与非门有一个或几个输入端接地或接低电平时的输出电平。
(2)输出低电平 V OL:是指与非门的所有输入端都接高电平时的输出电平。
(3)高电平噪声容限电压 V NH:V NH=V OHmin-V ON,表示输入为高电平时所允许噪声电压的最大值。
(4)低电平噪声容限电压 V NL:V NH=V OFF-V OLmax,表示输入为低电平时所允许噪声电压的最大值。
(5)阈值电压 V TH:指电压传输特性转折区中点所对应的输入电压。
测量电路如下输入信号为 100Hz、0~5V 的锯齿波,利用示波器的 Y-X 模式观测电压传输特性曲线并记录,读取并标注阈值电压 V TH、输入噪声容限 V NH 和 V NL。
2、测试 CMOS 与非门 CD4011 输出低电平负载特性电路图如右(1)改变 R L 阻值,用逐点法画出 CMOS 与非门低电平输出特性曲线,参考取值如下(2)估算当 V DD 为 5V 时的导通电阻 R ON3、CMOS 与非门 CD4011 的传输延迟时间 t PHL、t PLH测试电路如下,输入信号为 20Khz 的方波信号,记录输入、输出波形和传输延迟时间4、观察 CMOS 与非门 CD4011 的动态功耗静态时,由于 CMOS 内部只有 N 沟道或 P 沟道导通,流过 MOS 管的电流近似为零,故静态功耗接近零。
但是在输出高电压与输出低电压的转换过程中,两个沟道会同时导通,会有瞬时电流,导致动态功耗不能忽略。
5、CMOS 与非门 74HC00 的噪声容限测试电路和测试方法同必做任务 1,观察并记录 74HC00 的电压传输特性曲线和输入噪声容限 V NH 和 V NL 试对实验现象作出分析。
6、测量 TTL 与非门 74LS00 的输入端负载特性五、实验仿真1、CMOS 与非门 CD4011 的电压传输特性仿真电路从下图的仿真结果我们可以看出,在 MULTISIM 中的电器元件均为理想元件,因此电路实现的仿真特性较好,2、测试 CMOS 与非门 CD4011 传输延迟时间由高电平变为低电平的传输延迟时间为 t PHL=124.844us 由低电平变为高电平的传输延迟时间为 t PLH=112.360us六、实验记录表格1、CMOS 与非门 CD4011 的电压传输特性实验图像如下图所示:通过实验图像可以看出,电压传输特性非常好,输出高电平和低电平几乎与横轴平行,并且跳变过程特别迅速,近似垂直于横轴,通过光标读出噪声容限和阈值如下:通过示波器的光标读数的功能可以读出其中的阈值电压和噪声容限如下:阈值电压 V TH 噪声容限 V NH 噪声容限 V NL实验值 2.256V 2.144V 2.768V 阈值电压近似为最大电压值的一半,高低电平噪声容限之和基本上为最大电压值,可以看出噪声容限很大,中间的跳变过程可以近似忽略,因此说电压传输特性良好。
2、测试 CMOS 与非门 CD4011 输出低电平负载特性根据 R L 所给出的参考值,设计一系列不同的 R L,测量出 V O 和 I OL,由于 I OL 不可以直接通过万用表或者是示波器直接测量,因此选择通过测量电阻两端的阻值和电压来计算电流,并且由于万用表和示波器必须有接地端,因此为了测量 V OL.需要测量 V DD 和 V O,通过测量 V O、V DD 和计算 I OL,得到了如下表格的数据:R ON=V O/I OL,为了求出R ON,绘制出V O—I OL 图像:RL /Ω98k 24k 15k 10k 9.1k 8.2k 7.5k 5.1k 4.7k 3.6k 2.4kVO /V 0.01 0.04 0.07 0.11 0.12 0.13 0.15 0.22 0.24 0.32 0.48 V DD/V 5.04 5.06 5.06 5.06 5.06 5.06 5.05 5.05 5.06 5.06 5.06IOL /mA 0.0510.2090.3330.4950.5430.600.6530.9491.0211.3171.908由以上关系图可以看出斜率约为 0.255,因此V DD =5V 时,R ON =255Ω3、CMOS 与非门 CD4011 的传输延迟时间 t PHL 、t PLH虽然通过此图看到的图像并不存在延迟时间,但是若将该图放大,通过光标读数, 则会得到传输延迟时间,得到的时间如下: 传输延迟时间都是 ns 级的,上升和下降传输延迟时间相差不大,符合理论要求。
4、观察 CMOS 与非门 CD4011 的动态功耗V o 传输延迟时间 t PHL 传输延迟时间 t PLH 实验值 62ns 42ns静态时,由于 CMOS 内部只有 N 沟道或 P 沟道导通,流过 MOS 管的电流近似为零,故静态功耗接近零。
但是在输出高电压与输出低电压的转换过程中,两个沟道会同时导通,会有瞬时电流,导致动态功耗不能忽略。
通过记录图可以看出,黄线为输入信号,绿色的为输出电流信号(通过输出端电阻两端电压体现),在输入电压上升/下降到电压中间值时,此时两根管子同时导通,出现尖峰电流,出现动态功耗。
5、CMOS 与非门 74HC00 的噪声容限通过调节示波器为 Y-t 模式,可以看出输入和输出的电压图形通过调节示波器为 Y-X 模式,观察电压传输特性曲线相比 CD4011 的电压传输特性曲线,74HC00 的电压传输特性就不是特别的理想,从 Y-X 图像中可以看出,在高低电平跳变的过程中,中间的跳变电压范围比较大,并且同一个输入电压可能对应着多个输出电压,噪声容限比较小,通过Y-t 图像也可以看出在高低电平转换的中间,会有一段延迟不稳定区域,这段区域正好对应着 Y-X 图像中的中间部分。
在此段区域是不可以正常工作的。
因此对比必做实验 1 可以对比看出 CD4011 的传输特性要好于 74HC00,CD4011 的性能要优于 74HC00。
原因应该是与两个不同 CMOS 管的内部设置结构有关。
噪声容限 V NH 噪声容限 V NL实验值 1.08V 1,.33V都是根据输出电压发生变化的值分别到输入电压两端值的差值读出的。