第八第九章综合试卷电子技术基础

第八第九章综合测试卷
一、选择题
1、时序逻辑电路在结构上（ ） A．必须有组合逻辑电路 C．必有存储电路和组合逻辑电路
B．必须有存储电路 D．以上均正确
2．同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（ ）
A．没有触发器
B．没有统一的时钟脉冲控制
C．没有稳定状态
D．输出只与内部状态有关
14、触发器与组合逻辑电路比较（ ）
A：两者都有记忆能力
B：只有组合逻辑电路有记忆能力
C：只有触发器有记忆能力
D：两者都没有记忆能力
15、在图中，由 JK 触发器构成了（ ）
J
A：D 触发器
B：基本 RS 触发器
C
C：T 触发器
D：同步 RS 触发器
K
16、D 型触发器逻辑功能为（ ）
A：置 0、置 1
17、计 数器 可 用 于累 计 输入 脉 冲 个数，分 频 ，定 时，执 行数 字 运 算等 ，应 用广泛。 （ ）
三、画图题。 1、触发器初始状态 Q=1。根据时钟脉冲 CP 和输入信号，画出下图所示电路 Q 端的输
出波形。
CP
C1
D
1D
CP
Q
D
Q Q
2、触发器如图所示，（1）写出它的真值表；（2）画出 Q 端的输出波形（初态为 0）
J
1J
CP
C1
K
1K
CP
Q
P
J
Q
K
Q
3、根据时钟脉冲 CP 和输入信号，画出下图所示电路 Q 端的输出波形（触发器初始状 态 Q=0）。
CP
C1
T
1T
Q
CP
P
Q
T
Q
J
4、JK 触发器与或门组成的电路如图，输入信号波形如图。*（1）写出 Q 端的特性方 程；（2）列出真值表；（3）设触发器初态为 0，画出 Q 的输出波形。
13、JK 触发器属于边沿触发器，CP 上升沿或下降沿时有效。（ ）
14、 令 J=K=T=1， 可将 JK 触 发器 转 换成 T 触 发 器 。 （ ）
15、寄存 器 存放 数 据的 方 式只 有 并行 一 种。
（）
16 、 寄 存 器 取 出 数 据 的 方 式 有 并 行 和 串 行 输 出 两 种 。（ ）
9、 触 发 器 也 称 单 稳 态 触 发 器 。
（）
10 、 触 发 器 的 外 加 输 入 信 号 终 止 后 ， 稳 态 仍 能 保 持 下 去 。（ ）
11、74LS163 是 4 位 二进 制 异步 计 数器 。
（）
12、边沿触发器的状态变化发生在 CP 上升沿或下降沿到来时刻，其他时间触发器状 态均不变。 （ ）
B． 保 持
C． 清 零
二、判断题（正确打√，错误的打×） 1．同步时序电路由组合电路和存储器两部分组成。（ ）
D． 锁 存
2．组合电路中不含有具有记忆功能的器件。（ ）
3．时序电路中不含有具有记忆功能的器件。（ ）
4．同步时序电路具有统一的时钟 CP 控制。（ ）
5．异步时序电路的各级触发器类型不同。（ ）
B：置 0、置 1、保持
C、保持、计数
D：置 0、置 1、保持、计数
17、同步 RS 触发器禁止(
)
A、R 端、S 端同时为 1
B、R 端、S 端同时为 1
C、R 端、S 端同时为 0
D、R 端、S 端同时为 0
18、右图中，由 JK 触发器构成了( )
X
1J
Q
A、D 触发器
B、基本 RS 触发器
CP
A
B
≥1
1K
Q
CP
1
C1
1J
Q
CP A B
Q
5、设图 4.28 中各触发器的初始状态皆为 Q=0，画出在 CP 脉冲连续作用下个各触发器 输出端的波形图。
6、电路如图(a)所示，输入时钟脉冲 CP 如图(b)所示，试画出输出 Q0 和 Q1 端的波形。 设触发器的初始状态 Q0=Q1=0。
7、用 74LS161 设计一个 53 进制计数器，要求用置数法和清零法两种方法实现，画出 电路图。
9．下列器件中，具有串行—并行数据转换功能的是（ ）
A．译码器
B．数据比较器
C．移位寄存器
D．计数器
10．异步计数器如图示，若触发器当前状态 Q3 Q2 Q1 为 011，则在时钟作用下，计数器的下一 状态为（ ）
A．100
B．110
C．010
D． 000
11．由 4 位二进制计数器 74LS161 构成的任意进制计数器电路如图示，计数时的最小状态是
。
A．12 个
B．3 个
C．4 个
D．6 个
7．4 个触发器构成的 8421BCD 码计数器，其无关状态的个数为（ ）
A．6 个
B．8 个
C．10 个
D．不定
8．异步计数器如图示，若触发器当前状态 Q3 Q2 Q1 为 110，则在时钟作用下，计数器的下一
状态为（ ）
A．101 B．111
C．010 D．000
1 1K
Q
21、T′ 触发器的逻辑功能是( )
A、置 0、置 1
B、保持、翻转
C、翻转
D、置 1、翻转
22、JK 型触发器欲实现 Qn+1=Qn 逻辑功能，J、K 取值的正确组合是：
A、J=0 ቤተ መጻሕፍቲ ባይዱ=0
B、J=0 K=1
C、J=1 K=0
D、J=1 K=1
23、下列触发器中不能克服空翻现象的是( ) A、主从 RS 触发器 B、主从 JK 触发器 C、边沿触发器 D、同步 RS 触发器
（）
A．0000
B．1111
C．0001
D．0110
12．由 4 位二进制计数器 74LS161 构成的任意进制计数器电路如图示，计数器的有效状态数
为（ ）
A．16
B．8
C．10
D．12
13、基本 RS 触发器电路中，触发脉冲消失后，其输出状态（ ）
A：恢复原状态
B：保持现状态
C：出现新状态
D：不能确定
C1
C、T 触发器
D、同步 RS 触发器
1K
Q
19、对于 JK 触发器，输入 J=0、K=1，CP 脉冲作用后，触发器的状态应为( )
A、不定
B、置 0
C、置 1
D、翻转
20、右图中，由 JK 触发器构成了( )
A、D 触发器
B、基本 RS 触发器
X
1J
Q
C、T 触发器
D、同步 RS 触发器
CP
C1
3．图示各逻辑电路中，为一位二进制计数器的是（ ）
AA
BA
CA
4．从 0 开始计数的 N 进制增量计数器，最后一个计数状态为 （
DA A
）
A．N
B．N+1
C．N-1
D．2N
5．由 n 个触发器构成的计数器，最多计数个数为（ ）
A．n 个
B．2n 个
C．n2 个
D．2n 个
6．若构成一个十二进制计数器，所用触发器至少（ ）
24、RS 触发器波形如图，则该触发器为( )
SS
Q
SS
Q
S
CP
CP
C1
CP
QR
Q
RR
Q
R
A
B
25、实验中用的功能较强的 74LS194 是（ ）。
A.右移寄存器
B.左移寄存器 C.双向移位寄存器
S
Q
C1
R
Q
C
D.数码寄存器
26、集成同步二进制计数器 74LS161 不具有______ 功 能 。
A． 置 数
6、时 序 逻 辑 电 路 的 特 点 是 任 何 时 刻 的 输 出 信 号 仅 与 电 路 原 来 状 态 有 关 。 7、 触 发 器 是 数 字 电 路 中 具 有 记 忆 功 能 的 基 本 逻 辑 单 元 。（ ） 8、 触 发 器 输 出 端 有 两 个 稳 定 状 态 ， 即 0 态 和 1 态 。（ ）