计算机组成原理-第五章测试

计算机组成原理第五章答案

第5章习题参考答案1．请在括号内填入适当答案。

在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。

“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。

标出各微操作信号序列。

解：STO R1, (R2)的指令流程图及微操作信号序列如下：“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。

解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。

解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。

解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。

所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度为32位，请估算控制存储器容量。

解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。

计算机组成原理第五章答案

第5章习题参考答案1．请在括号内填入适当答案。

在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。

2．参见图5.15的数据通路。

画出存数指令“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。

标出各微操作信号序列。

解：STO R1, (R2)的指令流程图及微操作信号序列如下：3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。

解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。

解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。

解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。

所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度为32位，请估算控制存储器容量。

解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。

计算机组成原理第五章单元测试(含答案)

第五章指令系统测试1、以下四种类型指令中，执行时间最长的是（）(单选)A、RR型指令B、RS型指令C、SS型指令D、程序控制类指令2、程序控制类指令的功能是（）（单选）A、进行算术运算和逻辑运算B、进行主存与CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）A、立即数寻址B、寄存器寻址C、隐含寻址D、直接寻址4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选）A、为了实现软件的兼容和移植B、缩短指令长度，扩大寻址空间，提高编程灵活性C、为程序设计者提供更多、更灵活、更强大的指令D、丰富指令功能并降低指令译码难度5、寄存器间接寻址方式中，操作数存放在（）中（单选）A、通用寄存器B、主存C、数据缓冲寄存器MDRD、指令寄存器6、指令采用跳跃寻址方式的主要作用是（) (单选)A、访问更大主存空间B、实现程序的有条件、无条件转移C、实现程序浮动D、实现程序调用7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选）A、寄存器寻址B、隐含寻址C、直接寻址D、间接寻址8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H10、某计算机按字节编址，采用大端方式存储信息。

计算机组成原理第5章部分习题参考答案

第五章部分习题参考答案【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？解：n = log1024 = 10 根。

由于一次可读写8位数据，所以需要8根数据输入输出线。

2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？解：因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。

所以按字编址的寻址范围是0000H ～ 3FFFH 。

若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下：【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。

试求：(1)实现该存储器所需芯片数量(2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：(1)需要16组来构成16K，共需芯片16×8 = 128片(2)需要的地址线总位数是14位。

因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。

1每块板的结构如下图24块板共同组成16K×8存储器的结构图【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。

设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。

解：注：采用全译码方式方案片内地片A0A1A3A2A8A9A7A6A5A4A12A15A14A13A11A1000000000000000004K111111100001111100001000000000004K10001111111111114K00000000100000001 1 1 1 1 1 1 1 1 1 1 1 0 0 1 00 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 4K11111111111111时分别选定，11，为A1200，0110，，恒为，由以上真值表可知，采用全译码方式，A15A140A13 RAM芯片。

计算机组成原理第5章习题参考答案

倍？ [解] （1）主存容量为 4MB，按字节编址，主存地址为 22 位，地址格式如下图所示：区号 (8 位) Cache 的地址格式为组号 (7 位) 组内块号 (2 位) 块内地址 (5 位) （2）由于每个字块有８个字，故主存第０、１、２、⋯、９９号字单元分别在字块０～１２中，但 Cache 起始为空，Cache 与主存是以块为单位交换，所以第一次读时每一块中的第一个单元没命中，但后面７次每个单元均可以命中命中率＝Nc/(Nc＋Nm)＝(100－13＋７×100)/(８×100)＝98.4％（3）设 Cache 的存取周期为 T，则主存的存取周期为６T。有 Cache 的访存时间＝H×Tc＋（１－H）×（Tm＋Tc）＝Tc＋（１－H）×Tm =T+(1-98.4%)×6T=1.096T 无 Cache 的访存时间为６T，所以速度提高倍数＝６÷1.096＝５.47 倍。 5-27 已知采用页式虚拟存储器，某程序中一条指令的虚地址是：000001111111100000。该程序的页表起始地址是 0011，页面大小１K，页表中有关单元最末四位（实页号）见下表：组号 (7 位) 组内块号 (2 位) 块内地址 (5 位)
_
A12 0 1 0 1
A11~A0 --------------------
第一组第二组第三组第四组
CS 0 A13 A12 CS1 A13 A12 CS 2 A13 A12
CS 3 A13 A12
存储器的逻辑图如图 1 所示。 5-16.现有如下存储芯片：2K×1 的 ROM、4K×1 的 RAM、8K×1 的 ROM。若用它们组成容量为 16KB 的存储器，前 4KB 为 ROM，后 12KB 为 RAM，CPU 的地址总线 16 位。（1）各种存储芯片分别用多少片？（2）正确选用译码器及门电路，并画出相应的逻辑结构图。（3）指出有无地址重叠现象。 [解]：（1）需要用 2K×1 的 ROM 芯片 16 片，4K×1 的 RAM 芯片 24 片。不能用 8K×1 的 ROM 芯片，因为大于 ROM 应有的空间。（2）各存储芯片的地址跟配如下： A15 A14 A13 A12 A11 A10~A0 X X 0 0 0 ----- 2KB ROM X X 0 0 1 ------ 2KB ROM X X 0 1 ----------------- 4KB RAM X X 1 0 ----------------- 4KB RAM X X 1 1 ----------------- 4KB RAM 相应的逻辑结构图如图 2 示。（3）有地址重叠现象。因为地址线 A15、A14 没有参加译码

计算机组成原理习题答案第五章

［Y］浮′＝０１０１；１．１００００１
对阶之后，尾数相加和相减。
相加：１１．０１１１１０
＋１１．１００００１
１０．１１１１１１
需右规一次，［X＋Y］浮＝０１１０；１．０１１１１１
所以X＋Y＝２１１０×（－０．１００００１）
相减：１１．０１１１１０
＋００．０１１１１１
１１．１１１１０１
需左规４次，［X－Y］浮＝０００１；１．０１００００
④
１５
１６
１７
１８
１９１１０００
１１００１
１１０１０
１１０１１
１１１００１０１０１
１０１１０
１０１１１
１１０００
１１００１
若A≥５，B≥５，
则＋３校正
①和在０～４范围内，不用校正，结果正确。
②和在６～９范围内，当A＜５，B＜５，需＋３校正，而当A＜５，B≥５或A≥５，B＜５
时，不需校正。故校正函数为：
１/４X补＝１．１１１１００１，［４X］补＝１．００１１０００
（４）１．００００１１１
１/４X补＝１．１１００００１，［４X］补＝１．００１１１００
5．证明在全加器里，进位传递函数P＝A i＋Bi＝Ai⊕Bi。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位
的进位。进位表达式为
相加：００．０１０１１０
＋１１．０１１０００
１１．１０１１１０
需左规一次，［X＋Y］浮＝１０１１；１．０１１１００
所以X＋Y＝２－１０１×（－０．１００１００）
相减：００．０１０１１０
＋００．１０１０００
００．１１１１１０
所以X－Y＝２－１００×０．１１１１１０
（３）X＝２－０１１×０．１０１１００，Y＝２－００１×（－０．１１１１００）

计算机组成原理第五章答案

第5章习题参考答案1．请在括号内填入适当答案。

在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）；(2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。

2．参见图5.15的数据通路。

画出存数指令“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。

标出各微操作信号序列。

解：STO R1, (R2)的指令流程图及微操作信号序列如下：3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。

解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。

解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。

解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。

所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度为32位，请估算控制存储器容量。

解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80⨯ (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241⨯32位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。

计算机组成原理第五章习题哈工大

计算机组成原理第五章习题1.在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。

A. 单总线B. 双总线C. 三总线2.微型计算机中，主机和高速硬盘进行数据交换一般采用______方式。

A. 程序查询方式B. 中断方式C. DMA方式3.计算机主机和终端串行传送数据时，要进行串-并或并-串转换，这样的转换_____。

A. 只有通过专门的硬件来实现B. 可以用软件实现，并非一定用硬件实现C. 只能用软件实现4.主机和设备传送数据时，采用______主机与设备是串行工作的。

A. 程序查询方式B. 中断方式C. DMA方式5. 下述______种情况会提出中断请求。

A. 产生存储周期窃取B. 在键盘输入过程中，每按一次键C. 两数相加结果为零6. 主机与设备传送数据时，采用______，CPU的效率最高。

A. 程序查询方式B. 中断方式C. DMA方式7. 中断发生时，程序计数器内容的保护和更新是由______完成的。

A. 中断隐指令B. 进栈指令和转移指令C. 访存指令8. 中断向量地址是______。

A. 子程序入口地址B. 中断服务程序入口地址C. 中断服务程序入口地址的指示器9. 在中断响应周期，置“0”允许中断触发器是由______完成的。

A. 硬件自动复位B. 程序员在编制中断服务程序时设置的C. 关中断指令10. I/O编址方式可分为统一编址和独立编址，______。

A. 统一编址就是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问B. 独立编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令C. 统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU 对设备的访问11. 目前在小型和微型计算机里最普遍采用的字母与字符编码是______。

A. BCD码B. 十六进制代码C. ASCII码12.I/O与主机交换信息的方式中，中断方式的特点是______。

计算机组成原理第五章作业参考答案

第五章5.2 5.2 有一个有一个6464K×16K×16位的存储器，由1616K×K×K×11位的DRAM 芯片（芯片内是128128××128结构）构成，存储器读结构）构成，存储器读//写周期为500ns 500ns，问：，问：（1）需要多少片DRAM 芯片？（2）采用异步刷新方式，如单元刷新间隔不超过2ms 2ms，则刷新信号周期是多，则刷新信号周期是多少？（3）如果用集中刷新方式，存储器刷新一遍最少用多少时间？答：（１）（１）64; 64; （２）（２）15.62515.625微秒（３）（３）6464微秒5.3 5.3 某机字长某机字长16 16 位，位，位，CPU CPU 地址总线18位，数据总线16位，存储器按字编址，址，CPU CPU CPU 的控制信号线有：的控制信号线有：的控制信号线有：MREQ#MREQ#MREQ#（存储器访问请求，低电平有效）（存储器访问请求，低电平有效），R/W#R/W#（读写（读写控制，低电平为写信号，高电平为读信号）。

试问：（1）该机可以配备的最大主存容量为。

（2）该机主存采用64K 64K××1bit 的DRAM 芯片（内部为4个128128××128阵列）构成最大主存空间，构成最大主存空间，则共需则共需个芯片；个芯片；若采用异步刷新方式，若采用异步刷新方式，若采用异步刷新方式，单元刷新间单元刷新间隔为2ms 2ms，则刷新信号的周期为，则刷新信号的周期为。

（3）若为该机配备2K 2K××16位的Cache Cache，，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH 462EH，，则该地址可映象到Cache 的哪一组？（4）已知该机已有8K 8K××16位的ROM 存储器，地址处于主存的最高端；现在再用若干个16K 16K××8位的SRAM 芯片形成128K 128K××16位的RAM 存储区域，起始地址为00000H 00000H，假设，假设SRAM 芯片有CS#CS#（片选，低电平有效）和（片选，低电平有效）和WE#WE#（写使能，低电（写使能，低电平有效）信号控制端；试写出RAM RAM、、ROM 的地址范围，并画出SRAM SRAM、、ROM 与CPU 的连接图，请标明SRAM 芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。

计算机组成原理第五章指令系统（含答案）

计算机组成原理第五章指令系统（含答案）第五章指令系统5.1 指令系统概述及指令格式随堂测验1、下列关于指令（机器指令）的描述中，正确的是（）（多选）A、是计算机系统中硬件与软件之间的接口B、是程序员操作计算机硬件的接口C、是冯诺依曼结构计算机实现“程序控制”原理的载体D、是指挥计算机指令特定操作的命令2、下列关于指令的描述中，正确的是（）（多选）A、指令的操作码定义了指令的功能B、指令的地址码字段是不可缺少的C、单地址指令只能处理一个数据D、指令的地址码字段可以表示一个地址，也可以表示一个数据3、下列关于指令格式的描述中，正确的是（）（多选）A、对采用定长操作码的计算机而言，若需要支持65条指令，则其操作码字段最少需要7位B、若指令中每个地址字段位均为4位，则对RR型指令而言，可以使用16个寄存器C、指令字长确定的情况下，指令的地址字段越多，则其位数就越少D、计算机硬件是影响指令格式设计的因素之一5.2 寻址方式及指令寻址随堂测验1、直接寻址的无条件转移指令执行的效果是将将指令地址送入（）（单选）A、程序计数器PCB、地址寄存器MARC、数据缓冲寄存器MDRD、偏移地址累加器2、下列关于寻址方式的描述中，正确的是（）（多选）A、包括指令寻址方式和数据的寻址方式B、形成指令和数据所在虚拟存储器地址的方法C、形成指令和数据所在主存地址的方法D、形成指令和数据在Cache地址的方法3、下列关于指令寻址方式的描述中，正确的是（）（多选）A、指令的有效地址通过指令中形式地址字段给出B、程序中有条件和无条件转移采用的就是跳跃寻址C、指令的不同寻址方式需要通过寻址方式特征位来标识D、顺序结构中CPU依次访问不同指令采用的就是顺序寻址4、某计算机字长64位，采用单字长指令，下列描述中，正确的是（）（多选）A、指令字长为64位B、指令字长为16位C、顺序寻址时，PC <- (PC) + 1D、顺序寻址时，PC <- (PC) + 85.3 操作数寻址方式随堂测验1、在数据寻址方式中,获取操作数最快的寻址方式是( ) ( 单选)A、寄存器寻址B、立即数寻址C、直接寻址D、间接寻址2、若指令的形式地址中给出的是操作数的有效地址, 该指令采用的寻址方式是( ) ( 单选)A、直接寻址B、立即数寻址C、寄存器寻址D、变址寻址3、假定计算机字长64位,采用单字长指令, 某指令采用间接寻址,则取操作数至少需要访问主存的次数为( ) (单选)A、1B、2C、3D、44、相对寻址方式中,指令所提供的相对地址是( ) (单选)A、本条指令在内存中的首地址为基准位置的偏移量B、本条指令的下条指令在内存中的首地址为基准位置的偏移量C、本条指令的上条指令在内存中的首地址为基准位置的偏移量D、本指令操作数的直接有效地址5、下列关于操作数的寻址方式的描述中，正确的是（）（多选）A、直接寻址方式下，地址字段的位数影响数据的寻址范围B、间接寻址方式下，地址字段的位数影响数据的寻址范围C、立即数寻址方式下，地址字段的位数影响立即数的大小D、寄存器寻址方式下，地址字段的位数影响立即数的大小5.4 指令格式设计随堂测验1、采用将操作码字段扩展到没有使用的地址码字段的指令格式设计方案的主要目的是（）（单选）A、减少指令长度B、充分利用地址字段，提高指令效率C、保持指令长度不变，增加指令数量D、减少地址码数量2、某计算机采用32位单字长二地址指令，每个地址码为12位（含寻址方式字段），若已经定义了250条二地址指令，则还可以定义多少条单地址指令（) (单选）A、4KB、8KC、16KD、24K3、某计算机字长32位，内存空间为4M ，采用单字长二地址指令，操作码长度固定。

计算机组成原理第五章作业

1在中断周期中，将允许中断触发器置“0”的操作由（）完成。

A 硬件B 关中断指令C 开中断指令D 主程序在中断周期中，由______将允许中断触发器置“0”。

A.关中断指令B.机器指令C.开中断指令D.中断隐指令正确答案：D中断周期中，CPU要自动完成一系列操作，其中包括保护程序断点、寻找中断服务程序的入口地址和关中断，其中关中断即将允许中断触发器EI置“0”。

这一系列操作都是由CPU硬件自动完成，是机器中没有的指令，所以称为中断隐指令。

中断隐指令----是指指令系统中没有的指令，它由CPU在中断响应周期自动完成。

其功能是保护程序断点、硬件关中断、向量地址送PC（硬件向量法）或中断识别程序入口地址送PC（软件查询法）。

这个是硬件关中断，和关中断指令有区别。

2在中断响应周期，CPU主要完成以下工作（）。

A关中断，保护断点，发中断响应信号并形成中断服务程序入口地址B开中断，保护断点，发中断响应信号并形成中断服务程序入口地址C关中断,执行中断服务程序D开中断,执行中断服务程序下列叙述中，正确的是( )A．程序中断方式和DMA方式中实现数据传送都需中断请求B．程序中断方式中有中断请求，DMA方式中无中断请求C．程序中断方式和DMA方式中都有中断请求，但目的不同D．DMA方式中无中断请求正确答案C答案解析[解析] DMA方式中实现数据传送不需中断请求，所以选项A是错误的；程序中断方式和DMA 方式中都有中断请求，但目的不同，所以选项B和D错误，选项C是正确的。

中断向量地址是( )。

A．子程序入口地址B．中断服务程序入口地址C．中断服务程序入口地址的地址D．子程序入口地址的地址正确答案C答案解析[解析] 中断向量指的是中断服务程序的入口地址，而中断向量的地址就是指中断服务程序的入口地址的地址。

计算机组成原理第五章答案

存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继
微指令地址采用断定方式。请问；
(1)微指令的三个字段分别应为多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。
解：
(1)因为容量为512*48位，所以下址字段需用9位，控制微程序转移的条件有4
个，所以判别测试字段需4位或（3位译码），因此操作控制字段的位数48-9-4=35
制字段，现控制字段仅限于8位，那么，为了压缩控制字段的长度，必须设法
把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。
经分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同时
出现的互斥信号，所以可将其通过2:4译码后输出三个微命令信号(00表示该组
(1)请将各逻辑部件组成一个数据通路，并标明数据流动方向。
(2)画出“ADD R1，R2”指令的指令周期流程图。
解：
(1)设该系统为单总线结构，暂存器C和D用于ALU的输入端数据暂存，移位
器作为ALU输出端的缓冲器，可对ALU的运算结果进行附加操作，则数据通
路可设计如下：
&#DRR0R1R2R3
试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，
S2，Sl，C的逻辑表达式。
指令码MS3S2S1C
A, B00110
H, D01101
E0010y
F0111y
G1011
解：
由表可列如下逻辑方程
M=G
5
第5章习题参考答案
S3=H+D+F
S2=A+B+D+H+E+F+G

计算机组成原理第五章答案

其中μA8—μA6为微地址寄存器相应位，P1和P2为判别标志，C为进位标志，
IR5和IR6为指令寄存器的相应位，T4为时钟周期信号。说明上述逻辑表达式的含义，画出微地址转移逻辑图。
解：
μA5=P3·IR5·T4
μA4=P3·IR4·T4
μA3=P1·IR3·T4
μA2=P1·IR2·T4
μA1=P1·IR1·T4
μA0=P1·IR0·T4+P2·C·T4
用触发器强置端(低有效)修改，前5个表达式用“与非”门实现，最后1个用“与
或非”门实现
μA2、μA1、μA0触发器的微地址转移逻辑图如下：（其他略）
10．某计算机有如下部件，ALU，移位器，主存M，主存数据寄存器MDR，主
存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3，暂存器C和D。
解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所
以总微指令条数为80(4-1)+1=241条微指令，每条微指令32位，所以控存容量
为：24132位
7．某ALU器件是用模式控制码MS3S2S1C来控制执行不同的算术运算和逻辑
操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，φ为0或l任选。
存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继
微指令地址采用断定方式。请问；
(1)微指令的三个字段分别应为多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。
解：
(1)因为容量为512*48位，所以下址字段需用9位，控制微程序转移的条件有4
个，所以判别测试字段需4位或（3位译码），因此操作控制字段的位数48-9-4=35
解：
3

计算机组成原理第五章单元测试(含答案)

计算机组成原理第五章单元测试(含答案) 第五章指令系统测试1.在以下四种类型指令中，哪种指令的执行时间最长？（单选）A。

RR型指令B。

RS型指令C。

SS型指令D。

程序控制类指令2.程序控制类指令的功能是什么？（单选）A。

进行算术运算和逻辑运算B。

进行主存与CPU之间的数据传送C。

进行CPU和I/O设备之间的数据传送D。

改变程序执行的顺序3.单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是什么？（单选）A。

立即数寻址B。

寄存器寻址C。

隐含寻址D。

直接寻址4.以下哪个选项属于指令系统中采用不同寻址方式的目的？（单选）A。

为了实现软件的兼容和移植B。

缩短指令长度，扩大寻址空间，提高编程灵活性C。

为程序设计者提供更多、更灵活、更强大的指令D。

丰富指令功能并降低指令译码难度5.在寄存器间接寻址方式中，操作数存放在哪里？（单选）A。

通用寄存器B。

主存C。

数据缓冲寄存器MDRD。

指令寄存器6.指令采用跳跃寻址方式的主要作用是什么？（单选）A。

访问更大主存空间B。

实现程序的有条件、无条件转移C。

实现程序浮动D。

实现程序调用7.以下哪种寻址方式有利于缩短指令地址码长度？（单选）A。

寄存器寻址B。

隐含寻址C。

直接寻址D。

间接寻址8.假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H，则该操作数的有效地址是什么？（单选）A。

1200HB。

12FCHC。

3888HD。

88F9H9.假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H，则该操作数的值是什么？（单选）A。

计算机组成原理第五章答案

31. 假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断处理程序其执行时间为40s，试问该外设是否可用程序中断方式与主机交换信息，为什么？
解：该设备向CPU传送信息的时间间隔 =1/40K=0.025×103=25s < 40s
则：该外设不能用程序中断方式与主机
交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。
直接控制适用于结构极简单、速度极慢的 I/O设备，CPU直接控制外设处于某种状态而无须联络信号。
同步方式采用统一的时标进行联络，适用于 CPU与I/O速度差不大，近距离传送的场合。
异步方式采用应答机制进行联络，适用于 CPU与I/O速度差较大、远距离传送的场合。
4. 试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。答：
I/O数据送BR 或(BR)送I/O
就绪
数据传送：
响应，停止CPU
让出
总线 (AR)送
访存
MM(MAR)；
准备下个数据
现行程
(AR)+1；R/W (BR)送MDR； WC减1；
序等
B待
DMA请求就绪
I/O数据送BR
或(BR)送I/O C
D
CPU I/O
B D
现行程序等待
DMAC
程序对I/O的控制包括了I/O准备和I/O传送两段时间。由于I/O的工作速度比CPU低得多，因此程序中要反复询问I/O的状态，造成“踏步等待”，严重浪费了CPU的工作时间。
而程序中断方式虽然也是通过“程序”传送
数据，但程序仅对I/O传送阶段进行控制，I/O准备阶段不需要CPU查询。故CPU此时照样可以运行现行程序，与I/O并行工作，大大提高了CPU的工作效率。

计算机组成原理第五章答案

第5章习题参考答案1．请在括号内填入适当答案。

在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。

2．参见图5.15的数据通路。

画出存数指令“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。

标出各微操作信号序列。

解：STO R1, (R2)的指令流程图及微操作信号序列如下：3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。

解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。

解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。

解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。

所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度为32位，请估算控制存储器容量。

解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位 7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。