计算机组成原理作业习题集..

名词解释：

1、主机

2、CPU

3、主存

4、存储单元

5、存储元件

6、存储字

7、存储字长

8、存储容量

9、机器字长

10、指令字长

11、PC

12、IR

13、CU

14、ALU

15、ACC

16、MQ

17、MAR

18、MDR

19、I/O

20、MIPS

1、说明计算机更新换代的依据。

2、设想计算机的未来。

名词解释：

1、总线

2、系统总线

3、总线宽度

4、总线带宽

5、时钟同步/异步

6、总线复用

7、总线周期

8、总线的通信控制

9、同步通信

10、比特率

11、分散连接

12、总线连接

13、存储总线

14、I/O总线

15、片内总线

16、数据总线

17、地址总线

18、通信总线

19、串行通信

20、并行通信

1、什么是全相联映射？

2、什么是近期最少使用算法？

3、什么是EPROM?

4、CACHE的特点是什么？

5、什么是动态存储器刷新?

6、半导体动态RAM和静态RAM存储特点最主要的区别是什么？

7、计算机的存储器采用分级存储体系的主要目的是什么？

8、有一主存—CACHE层次的存储器，其主存容量1MB，CACHE容量是64KB，每块8KB，若采用直接映射方式，(1)写出主存的地址和CACHE 地址格式，(2)计算主存的地址各部分的位数。(3)主存地址为25301H 的单元在主存的那一块，映射到CACHE的那一块？

9、有一个组相联映像CACHE由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128字节组成，(1)写出主存的地址和CACHE地址格式 (2)计算CACHE和主存地址各部分的位数。(3)主存地址为48AB9H的单元在主存的那一块，映射到CACHE的那一块？

10、现有8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H～5FFFH，ROM的地址为A000H～DFFFH，（1）写出需要几片芯片组成此存储器。（2）画出此存储器结构图及与CPU的连接图。

11、用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为0000H～5FFFH，ROM的地址为C000H～FFFFH，1）写出需要几片芯片组成此存储器。（2）画出此存储器组成结构图及与CPU的连接图。

12、现有8K×4位的RAM芯片组成存储器，要求每个存储单元存放8位二进制数据，按字节编址，地址为0000H～3FFFH （1）写出需要几片芯片组成此存储器。（2）画出此存储器结构图及与CPU的连接图。

习题五

1、I/O设备有哪些编址方式，各有何特点？

2、说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？

3、什么是I/O接口，与端口有何区别?为什么要设置I/O接口？I/O 接口如何分类？

4、说明中断向量地址和入口地址的区别和联系。

5、什么是多重中断？实现多重中断的必要条件是什么？

6、某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为1位起始位、7位数据位、1位校验位和1位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？

7、什么条件下，I/O设备可以向CPU提出中断请求？

8、在什么条件和什么时间，CPU可以响应I/O的中断请求？

9、某设备向CPU传送信息的最高频率是40 000次/秒，而相应的中断处理程序其执行时间为40μs，试问该外设是否可用程序中断方式与主机交换信息，为什么？

10、设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1K 字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间是25μs，是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采取什么方案？

11、I/O的编址方式可分为和。

12、I/O设备与主机交换信息时，信息的传送方式有：和。

13、I/O设备与主机交换信息时，不论采用串行传送还是并行传送，

它们的联络方式可分为、、

同步工作采用同步时标联络三种。

14、I/O设备与主机交换信息时，共有5种控制方式：、、直接存储器存取方式（DMA）、

I/O通道方式、I/O处理机方式。

15、I/O接口按照功能的灵活性分类，可分为和

16、I/O接口按照数据传送的控制方式分类，有和

17、I/O接口按通用性分类，有和。

18、DMA的数据传送过程分为、和后处理3个阶段。

19、现代集成电路制造技术已将DMA制成芯片，通常有两种类型DMA 芯片：和。

20、在DMA方式中，由于DMA接口与CPU共享主存，有可能出现两者

争用主存的冲突，为了有效地分时使用主存，通常DMA与主存交换数

据时采用、和DMA和CPU交替访问。

21、CPU响应中断时要保护现场，包括对和的保护，

前者通过硬件自动（中断隐指令）实现，后者可通过软件编程实现。22、CPU在时刻采样中断请求信号（在开中断的

情况下），而在时刻采样DMA的总线请求信号。

23、一次中断处理过程大致可分为、、中断响应、

中断服务和中断返回等五个阶段。

24、通道是，它由指令启动，并以执行通

道指令完成外围设备与主存之间进行数据传送。

25、显示器的主要性能指标是图像的和。