阵列除法器

沈阳航空工业学院

课程设计报告

课程设计名称：计算机组成原理课程设计课程设计题目：阵列除法器的设计

院（系）：计算机学院

专业：计算机科学与技术

班级：7401101

学号：************

*****

指导教师：***

完成日期：2010年1月15日

沈阳航空工业学院课程设计报告

目录

第1章总体设计方案 (1)

1.1设计原理 (1)

1.2设计思路 (2)

1.3设计环境 (3)

第2章详细设计方案 (6)

2.1顶层方案图的设计与实现 (6)

2.1.1创建顶层图形设计文件 (6)

2.1.2器件的选择与引脚锁定 (7)

2.1.3编译、综合、适配 (8)

2.2功能模块的设计与实现 (8)

2.3仿真调试 (10)

第3章编程下载与硬件测试 (12)

3.1编程下载 (12)

3.2硬件测试及结果分析 (12)

参考文献 (14)

附录（电路原理图） (15)

第1章总体设计方案

1.1 设计原理

阵列除法器的功能是利用一个可控加法／减法(CAS)单元所组成的流水阵列来实现的。它有四个输出端和四个输入端。当输入线P＝0时，CAS作加法运算；当P＝1时，CAS作减法运算。可控加法／减法(CAS)单元的逻辑电路图如图1.1所示。

图1.1可控加法／减法(CAS)单元的逻辑图

CAS单元的输入与输出关系可用如下一组逻辑方程来表示：

S i＝A i ⊕(B i ⊕P) ⨁C

C i＋1＝(A i＋C i) ∙(B i ⊕P)＋A i C i

当P＝0时，就得到我们熟悉的一位全加器(FA)的公式：

S i＝A i ⊕B i ⊕C i

C i＋1＝A i B i＋B i C i＋A i C i

当P＝1时，则得求差公式：

S i＝A i ⨁B i '⨁C i

C i＋1＝A i B i '＋B i 'C i＋A i C i

其中B i '＝B i⨁1。

在减法情况下,输入C i称为借位输入,而C i＋1称为借位输出。

不恢复余数的除法也称加减交替法。在不恢复余数的除法阵列中，每一行所执行的操作究竟是加法还是减法，取决于前一行输出的符号与被除数的符号是否一致。当出现不够减时，部分余数相对于被除数来说要改变符号。这时应该产生一个商位“0”，除数首先沿对角线右移，然后加到下一行的部分余数上。当部分余数不改变它的符号时，即产生商位“1”，下一行的操作应该是减法。

本实验就采用加减交替的方法设计阵列除法器。图1.2所示的就是4位除4位不恢复余数阵列除法器的逻辑原理图。

图1.2 4位除4位阵列除法器

1.2设计思路

不恢复余数阵列除法器是用一个可控加法/减法(CAS)单元所组成的流水阵列来实现的。

由图1.2可知，被除数x=0.x6x5x4x3x2x1，它是由顶部一行和最右边的对角线上的垂直输入线来提供的。

除数y=0.y3y2y1，它沿对角线方向进入这个阵列。这是因为，在除法中将所需要的部分余数保持固定，而将除数沿对角线右移。

商q=0.q3q2q1，它在阵列的左边产生。

余数r=0.00r6r5r4r3，它在阵列的最下一行产生。

最上面一行所执行的初始操作一定是减法。因此最上面一行的控制性P固定

置成“1”。减法是用2的补码运算来实现的，这时右端各CAS单元上的反馈线用作初始的进位输入，即最低位加“1”。每一行最左边的单元的进位输出决定着商的数值。将当前的商反馈到下一行，我们就能确定下一行的操作。由于进位输出信号指示出当前的部分余数的符号，因此，它将决定下一行的操作将进行加法还是减法。

对不恢复余数阵列除法器来说，在进行运算时，沿着每一行都有进位(或借位)传播，同时所有行在它们的进位链上都是串行连接。

阵列除法器的设计采用原理图设计输入方式，经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。

1.3 设计环境

（1）硬件环境

•伟福COP2000型计算机组成原理实验仪

COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。

COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统在实验时即使不借助PC 机，也可实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式，系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。

·XCV200实验板

在COP2000实验仪中的FPGA实验板主要用于设计性实验和课程设计实验，它的核心器件是20 万门XCV200 的FPGA 芯片。用FPGA实验板可设计8 位16位和32 位模型机。

XCV200相应管脚已经连接好配合FPGA实验板的PC调试软件可方便地

进行各种实验。U3 IDT71V016SA 是64Kx16位存储器能保存大容量的程序。C0-C5D0-D5是12 个7段数码管用于显示模型机内部的寄存器总线数值，在设计时可将需要观察的内部寄存器总线等值接到这些7 段管上直观地观察模型机运行时内部状态变化。A0-A7、B0-B7是16 个LED发光二极管用于显示模型机内部的状态例如进位标志零标志中断申请标志等等。K0(0-7)-K4(0-7)是四十个开关用于输入外部信号，例如在做单步实验时这些开关可用来输入地址总线值数据总线值控制信号等。T6B595 是7 段数码管的驱动芯片，74HC1649是串转并芯片，用于接16 个LED。

（2）EDA环境

•Xilinx foundation f3.1设计软件

Xilinx foundation f3.1是Xilinx公司的可编程期间开发工具，该平台(如图1.3所示)功能强大，主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。

图 1.3 Xilinx foundation f3.1设计平台

设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。其功能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流，并下载到器件。设计验证工具包括功能和时序