第2章 存储器与总线架构.

保留
独立看门狗 (IWDG) 窗口看门狗 (WWDG) RTC 保留 TIM4定时器 TIM3定时器 TIM2定时器
APB1
4、STM32F10X中各接口部件中的寄存器
STM32F103系列微控制器嵌入的各种接口部件 都有三大类寄存器：控制寄存器、数据寄存器和状 态寄存器，每一类寄存器都包含了多个寄存器，它 们在相同的基地址下具有不同的偏移地址。
0x4002 0400 - 0x4002 0FFF 0x4002 0000 - 0x4002 03FF
闪存存储器接口 保留 复位和时钟控制
保留 DMA AHB
0x4001 3C00 - 0x4001 3FFF 0x4001 3800 - 0x4001 3BFF
保留 USART1
0x4001 3400 - 0x4001 37FF
保留
SPI1 TIM1时钟 ADC2 ADC1 保留 GPIO端口E APB1
0x4001 1400 - 0x4001 17FF
0x4001 1000 - 0x4001 13FF 0X4001 0C00 - 0x4001 0FFF
GPIO端口D
GPIO端口C GPIO端口B
0x4001 0800 - 0x4001 0BFF
第2章 存储器与总线构架
一、系统构架
1、STM32系统包含的基本单元
四个驱动单元：
Cortex-M3内核ICode总线(I-bus)、DCode 总线 (D-bus)和系统总线(S-bus)，GP-DMA(通用DMA)
三个被动单元：
内部SRAM，内部闪存FLASH存储器，AHB到APB的 桥(AHB2APBx)，它连接所有的APB设备
例：TIM2定时器的基地址是：0x4000 0000
控制寄存器1的偏移地址是：00H
控制寄存器2的偏移地址是：04H 从模式控制寄存器的偏移地址是：08H DMA/中断使能寄存器的偏移地址是：0CH等
由上表述可得到它们的物理地址是：
控制寄存器1的物理地址是： 0x4000 0000 控制寄存器2的物理地址是： 0x4000 0004 从模式控制寄存器的物理地址是： 0x4000 0008
APB总线间提供同步连接。APB1操作速度限于 36MHz，APB2工作在全速状态(最高72MHz)。
二、存储器组织
1、存储器的组织方法
程序存储器、数据存储器、寄存器和输入输出端
口被组织在同一个4GB的线性地址空间内。
数据字节以小端格式存放在存储器中。一个字中
最低地址字节被认为是该字的最低位字节，而最 高地址字节是最高位字节。
总线矩阵：此总线矩阵协调内核系统总线和DMA
主控总线之间的访问仲裁。此总线矩阵由3个驱 动部件(CPU的DCode、系统总线和DMA总线)和3 个被动部件(闪存存储器接口、SRAM和AHB2APB 桥)构成。
AHB外设通过总线矩阵与系统总线相连，允 许DMA访问。
AHB/APB桥(APB)：两个AHB/APB 桥在AHB和2个
保留 USART3
0x4000 4400 - 0x4000 47FF
0x4000 4000 - 0x4000 3FFF 0x4000 3800 - 0x4000 3BFF
USART2
保留 SPI2
0x4000 3400 - 0x4000 37FF
0x4000 3000 - 0x4000 33FF 0x4000 2C00 - 0x4000 2FFF 0x4000 2800 - 0x4000 2BFF 0x4000 2400 - 0x4000 0FFF 0x4000 0800 - 0x4000 0BFF 0x4000 0400 - 0x4000 07FF 0x4000 0000 - 0x4000 03FF
电源控制 后备寄存器 (BKP)
保留 bxCAN USB的SRAM 256x16 位 USB寄存器 APB1
0x4000 5800 - 0x4000 5BFF
0x4000 5400 - 0x4000 57FF
I2C2
I2C1
0x4000 5000 - 0x4000 4FFF 0x4000 4800 - 0x4000 4BFF
0x4001 3000 - 0x4001 33FF 0x4001 2C00 - 0x4001 2FFF 0x4001 2800 - 0x4001 2BFF 0x4001 2400 - 0x4001 27FF 0x4001 2000 - 0x4001 1FFF 0x4001 1800 - 0x4001 1BFF
GPIO端口A
0x4001 0400 - 0x4001 07FF
0x4001 0000 - 0x4001 03FF 0x4000 8000 - 0x4000 77FF
EXTI
AFIO 保留
0x4000 7000 - 0x4000 73FF
0x4000 6C00 - 0x4000 6FFF 0x4000 6800 - 0x4000 6BFF 0x4000 6400 - 0x4000 67FF 0x4000 6000 - 0x4000 63FF 0x4000 5C00 - 0x4000 5FFF
可访问的存储器空间被分成8个512MB的主要块，
其他所有没有分配给片上存储器和外设的存储器 空间都是保留的地址空间
2、存储器映像
（续图）
3、外设存储器映像
起始地址 0x4002 2400 - 0x4002 3FFF 外设 保留 总线 寄存器映像
0x4002 2000 - 0x4002 23FF 0x4002 1400 - 0x4002 1FFF 0x4002 1000 - 0x4002 13FF
2、Hale Waihona Puke Baidu统结构如下图所示
ICode总线：该总线将Cortex-M3内核的指令总线
与Flash指令接口相连接，指令预取在此总线上 完成。 DCode总线：该总线将Cortex-M3内核的DCode总 线与闪存存储器的数据接口相连接(常量加载和 调试访问)。 系统总线：此总线连接Cortex-M3内核的系统总 线(外设总线)到总线矩阵，总线矩阵协调着内核 和DMA间的访问。 DMA总线：此总线将DMA的AHB主控接口与总线矩 阵相联，总线矩阵协调着CPU的DCode和DMA到 SRAM、闪存和外设的访问。