计算机组成原理实验报告存储器和总线实验
计算机组成原理--实验报告
实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：- 1 -实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：- 2 -系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H- 3 -置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。
２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。
实验2：R0，R1，R2，R3 寄存器实验连接线表- 4 -将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。
存储器和总线实验报告
存储器和总线实验报告一、实验目的：1.了解存储器和总线的基本概念和原理；2.学习存储器和总线的组成和工作方式；3.掌握存储器和总线在计算机系统中的应用。
二、实验仪器及材料：1.计算机实验箱；2.存储器芯片；3.总线驱动芯片；4.示波器；5.万用表等。
三、实验原理及过程：存储器是计算机系统中的重要组成部分，用于存储数据和指令。
总线是计算机系统中的信息传输通道，用于连接各个硬件设备。
本实验通过实际操作和观察，深入理解存储器和总线的原理与应用。
1.存储器实验：将存储器芯片插入计算机实验箱的指定插槽，并连接好电源和控制线。
打开计算机实验箱的电源，通过示波器和万用表，观察存储器的读写操作。
2.总线实验：将总线驱动芯片插入计算机实验箱的指定插槽，并连接好电源和控制线。
打开计算机实验箱的电源，并连接外部硬件设备，如打印机、显示器等，通过控制总线，进行数据传输和设备控制。
四、实验结果及分析：在存储器实验中，通过示波器和万用表观察到了存储器的读写操作，可以看到存储器的读取速度相对较快，写入速度较慢。
这是因为存储器的读取是通过直接寻址方式，直接获取指定地址上的数据，速度较快；而写入需要进行写入操作，写入数据需要经过一系列的控制和验证步骤，速度较慢。
在总线实验中，通过控制总线进行数据传输和设备控制，可以实现设备间的数据共享和信息传递。
例如，将计算机连接到打印机，通过总线进行数据传输，可以将计算机上的文件直接打印出来。
通过总线还可以连接各种外部设备，如键盘、鼠标、显示器等，实现设备的控制和数据输入输出。
通过本次实验，加深了对存储器和总线的理解和认识。
存储器是计算机系统中重要的存储单元，用于存储数据和指令；总线是计算机系统中的信息传输通道，用于连接各个硬件设备。
存储器和总线的性能对计算机的运行速度和稳定性有重要影响，因此，合理使用和优化存储器和总线是提高计算机系统性能的关键。
五、实验总结：本次实验通过实际操作和观察，加深了对存储器和总线的理解和认识。
计算机组成原理实验报告(四个实验 图)
福建农林大学计算机与信息学院计算机类实验报告课程名称：计算机组成原理姓名：周孙彬系：计算机专业：计算机科学与技术年级：2012级学号：3126010050指导教师：张旭玲职称：讲师2014年06 月22日实验项目列表序号实验项目名称成绩指导教师1 算术逻辑运算单元实验张旭玲2 存储器和总线实验张旭玲3 微程序控制单元实验张旭玲4 指令部件模块实验张旭玲福建农林大学计算机与信息学院信息工程类实验报告系：计算机专业：计算机科学与技术年级： 2012级姓名：周孙彬学号： 3126010050 实验课程：实验室号：_______ 实验设备号：实验时间：指导教师签字：成绩：实验一算术逻辑运算单元实验实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用实验要求完成不带进位位算术、逻辑运算实验。
按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。
实验说明1、ALU单元实验构成（如图2-1-1）1、运算器由2片74LS181构成8位字长的ALU单元。
2、2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。
运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT 作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。
图2-1-1图2-1-22、ALU单元的工作原理（如图2-1-2）数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。
同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。
当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。
计算机组成原理存储器读写和总线控制实验实验报告
信息与管理科学学院计算机科学与技术实验报告课程名称：计算机组成原理实验名称：存储器读写和总线控制实验姓名：班级：指导教师：学号：实验室：组成原理实验室日期： 2013-11-22一、实验目的1、掌握半导体静态随机存储器RAM的特性和使用方法。
2、掌握地址和数据在计算机总线的传送关系。
3、了解运算器和存储器如何协同工作。
二、实验环境EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。
四、实验操作过程开关控制操作方式实验注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。
本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。
连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
1、按图3－1接线图接线：图3－1 实验三开关实验接线2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。
3、往存储器写数据：以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下：4、按上述步骤按表3－2所列地址写入相应的数据表3－25、从存储器里读数据：以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下：6、按上述步骤读出表3－2数据，验证其正确性。
五、实验结果及结论通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：六、心得体会通过本次试验掌握半导体静态随机存储器RAM的特性和使用方法，掌握地址和数据在计算机总线的传送关系，了解运算器和存储器如何协同工作。
加强了对课本教材的理解，增加了自己的动手实践能力，为以后的学习做了很好的铺垫，通过与队友的通力合作，我更深刻的体会到了团队力量的重要性。
七、指导教师评议成绩：（百分制）指导教师签名：。
《计算机组成原理》总线传输数据实验报告
《计算机组成原理》实验报告实验名称：总线传输数据实验班级：
学号：姓名：
4、通用寄存器部件（
6、实验流程：即把数据从输入电路总线，通过总线送通用寄存器部件的R0，再由
通过总线送算术逻辑部件的移位寄存器，经移位寄存器右移或者左移后通过总线送通用寄存器的R1，最后把数据送到输出电路显示。
比较输入数据与输出数据，
数据在总线中传送的规律。
四、实验结果记录
连线准备（记录进行实验结果记录前的连线）
、连接实验一（输入/输出实验）的全部连线。
、按实验逻辑原理图连接寄存器单元的B-R0，B-R1正脉冲信号到控制单元。
实验一存储器和总线实验报告
实验一存储器和总线实验1.1实验目的________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ 1.2实验内容1. 内部存储器（RAM 6116）读写实验________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ 1.3实验环境1、实验设备，实验设备中用到的单元。
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。
ALU 运算器由CPLD 描述。
运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
计算机组成原理实验报告
计算机组成与结构课程设计实验报告班级：学号：姓名：地点：时间：实验一存储器实验一实验题目FPGA中LPM_ROM定制与读出实验二实验环境QuartusII三实验要求1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法；2、用文本编辑器编辑mif文件配置ROM；3、在初始化存储器编辑窗口编辑mif文件配置ROM；4、验证FPGA中meg_lpm_ROM的功能。
四实验设计如下图所示五实验仿真与测试六实验结果分析经过实验证明，输出的结果与理论值一致七实验小结第一次计算机组成实验让我对QuartusII软件有了初步了解，学会了FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法实验二运算器组成实验一实验题目算术逻辑运算实验二实验环境QuartusII三实验要求1．掌握简单运算器的数据传输通路。
2．验证运算功能发生器的组合功能。
3．掌握算术逻辑运算加、减、与的工作原理。
4．熟悉简单运算的数据传送通路。
5．验证实验台运算的8位加、减、与、直通功能。
6．按给定数据，完成几种指定的算术和逻辑运算。
7. 下载程序验证，验收时查看对M=L时F=A+B的结果。
A与B的数字在两数码管中显示，F的值在发光二极管显示，A的值可以先确定，键盘输入改变B的值，发光二极管的状态也变化！四实验设计五实验仿真与测试六实验结果分析经过实验证明，输出的结果与理论值一致七实验小结通过本次实验我对QuartusII软件有了更深的了解，掌握了简单运算器的数据传输通路和算术逻辑运算加、减、与的工作原理，熟悉了简单运算的数据传送通路。
实验三时序与数据通路实验一实验题目节拍脉冲发生器时序电路实验二实验环境QuartusII三实验要求1．掌握二级时序控制原理及其三级时序的生成方法；2．了部时钟产生方法，工作脉冲、工作节拍、工作周期的形成过程；3．掌握时序控制控制数据同路的方法，时序控制数据流的过程。
四实验设计五实验仿真与测试六实验结果分析经过实验证明，输出的结果与理论值一致七实验小结通过本次实验，我掌握了二级时序控制原理及其三级时序的生成方法，了解时钟产生方法，工作脉冲、工作节拍、工作周期的形成过程，同时掌握时序控制控制数据同路的方法，时序控制数据流的过程。
存储器读写和总线控制实验报告
存储器读写和总线控制实验报告目录一、实验目的 (2)1.1 熟悉存储器的基本概念和工作原理 (2)1.2 掌握存储器的基本读写操作 (4)1.3 理解总线控制系统的作用和原理 (5)二、实验设备 (6)2.1 存储器模块 (7)2.2 总线控制单元 (8)2.3 示波器 (10)2.4 逻辑分析仪 (11)2.5 计算机调试软件 (12)三、实验原理 (13)3.1 存储器的结构及读写机制 (14)3.2 总线控制的基本概念及组成 (15)3.3 实验中的关键信号和时序 (16)四、实验步骤 (18)4.1 连接实验设备 (19)4.2 加载存储器读操作程序 (21)4.3 观察并记录存储器读操作的时序和信号波形 (22)4.4 加载存储器写操作程序 (23)4.5 观察并记录存储器写操作的时序和信号波形 (24)4.6 调试和优化总线控制单元 (26)4.7 执行完整流程并检查读写数据的一致性 (27)五、实验结果与分析 (27)5.1 存储器读操作的实验结果及数据分析 (29)5.2 存储器写操作的实验结果及数据分析 (30)5.3 总线控制单元的调试效果及实验结果 (31)5.4 实验中遇到的问题与解决方案 (32)六、实验结论与建议 (34)6.1 实验总结 (35)6.2 改进建议 (36)6.3 未来研究 (37)一、实验目的本次实验的主要目的是通过实践操作，深入理解和掌握存储器的基本工作原理、读写操作以及总线控制的基本概念和实现方法。
本实验旨在：理解存储器的分类及其特点，包括只读存储器（ROM）、随机存取存储器（RAM）等。
掌握存储器的寻址方式、存储单元的访问规则以及数据读取写入的基本流程。
学习并实践总线的通信协议，包括信号线的分组、时序控制以及冲突检测与解决。
通过实际操作，培养动手能力和解决问题的能力，加深对计算机系统底层工作的认识。
1.1 熟悉存储器的基本概念和工作原理在实施存储器读写和总线控制实验之前，首先需要对存储器的基本概念和工作原理有一个清晰的认识。
计算机组成原理实验报告 存储器和总线实验
西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：存储器和总线实验学号：312011*********实验日期：2013-12-15一、目的熟悉存储器和总线的硬件电路二、实验原理（1）存储器和总线的构成1、总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。
二片74LS374锁存当前的数据、地址总线上的数据以供LED显示。
（如图1）图1 总线布局图2、存储器采用静态RAM（1片6264）3、存储器的控制电路由一片74LS32和74LS08组成。
(如图2)图2 存储器控制电路布局图（2）存储器和总线的原理1.总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片74LS244作为地址总线（如图3）。
总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当BUS=0时数据由外到内。
图3 总线单元2.由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图4）。
6264的数据、地址总线已经接在总线单元的外部总线上。
存储器有3个控制信号：地址总线设置存储器地址，RM＝0时，把存储器中的数据读出到总线上；当WM ＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。
为了更方便地编辑内存中的数据，在实验机处于停机状态时，可由监控来编辑其中的数据。
图4 内存单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）存储器的写操作1．把内部地址总线AJ1（8芯的盒型插座）与CPT-B板上二进制开关单元中的J3插座相连（对应二进制开关H0~H7），把内部数据总线DJ8与CPT-B板上的J2插座相连（对应二进制开关H8~H15）。
计算机组成原理——存储器和总线实验
实验六存储器和总线实验一、实验目的熟悉存储器和总线组成的硬件电路。
二、实验要求按照实验步骤完成实验项目，利用存储器和总线传输数据三、实验内容实验原理图如下（省略图）：（1）实验原理按照实验所用的半导体静态存储器电路图进行操作，该静态存储器由一片6116（2K x 8）构成，其数据线（D0-D7）已和数据总线（BUS-DISP UNIT）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入已连接至数据总线。
地址A0-A7与地址总线相连，显示地址内容。
数据开关经一三态门（74LS245）已连接至数据总线，分时给出地址和数据。
因为地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10本实验装置已接地，其容量为256字节。
6116有三根控制线：/CS（片选线）、OE（读线）、WE（写线）。
当片选有效（/CS=0）时，同时OE=0时，（WE=0）时进行读操作。
本实验中将OE引脚接地，在此情况下，当/CS=0、WE=1时进行写操作，/CS=0、WE=0时进行读操作，其写时间与T3脉冲宽度一致。
实验时T3脉冲由“单步”命令键产生，其他电平控制信号由二进制开关模拟，其中/CE(存储器片选信号)为低电平有效，WE为写/读（W/R）控制信号，当WE=0时进行读操作、当WE=1时为写操作。
（2）实验步骤1、控制信号连接：位于实验装置右侧边缘的RAM片选端（/CE）、写/读线、（WE）、地址锁存信号（LDAR）与位于实验装置左上方的控制信号（/CE、WE、LDAR）之间对应相连接。
位于实验装置左上方CTR-OUT 的控制信号（/SW-B）与左下方INPUT-UNIT(/SW-B)对应相连接。
具体信号连接：/CW,WE,LDAR,/SW-B2、完成上述连接，仔细检查无误后方可进入本实验。
在闪动上的“P.”状态下按动增址命令键，使LED显示自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。
计算机组成原理存储器实验报告
计算机组成原理存储器实验报告一、实验目的本次实验的目的是通过实际操作，了解存储器的组成和工作原理，掌握存储器的读写操作。
二、实验原理存储器是计算机中的重要组成部分，用于存储程序和数据。
存储器按照存储介质的不同可以分为内存和外存，按照存储方式的不同可以分为随机存储器（RAM）和只读存储器（ROM）等。
本次实验使用的是随机存储器，随机存储器是一种易失性存储器，数据在断电后会丢失。
随机存储器按照存储单元的位数可以分为8位、16位、32位等，按照存储单元的数量可以分为256×8、512×16、1024×32等。
存储器的读写操作是通过地址总线、数据总线和控制总线来完成的。
地址总线用于传输存储单元的地址，数据总线用于传输数据，控制总线用于传输控制信号。
三、实验器材1. 存储器芯片：AT24C022. 单片机：STC89C523. 电源、示波器、万用表等四、实验步骤1. 连接电路将AT24C02存储器芯片和STC89C52单片机按照电路图连接好，接上电源。
2. 编写程序编写程序，实现对AT24C02存储器的读写操作。
程序中需要设置存储器的地址和数据，以及读写操作的控制信号。
3. 烧录程序将编写好的程序烧录到STC89C52单片机中。
4. 运行程序运行程序，观察存储器的读写操作是否正确。
五、实验结果经过实验，我们成功地实现了对AT24C02存储器的读写操作。
在程序中设置了存储器的地址和数据，通过控制信号实现了读写操作。
在读操作中，我们可以看到存储器中的数据被正确地读出；在写操作中，我们可以看到存储器中的数据被正确地写入。
六、实验总结通过本次实验，我们深入了解了存储器的组成和工作原理，掌握了存储器的读写操作。
同时，我们也学会了如何使用单片机来控制存储器的读写操作。
这对于我们深入学习计算机组成原理和嵌入式系统开发都具有重要的意义。
计算机组成原理实验报告三
实验三总线控制实验一、实验目的熟悉和了解地址总线的组成结构、地址来源及集合原理。
掌握程序段与数据段的寻址规则及地址部件的运用技巧。
二、实验原理地址总线的作用是传递地址信息，输出当前数据总线上发送信息的源地址或接收信息的目的地址。
如下图所示本系统设有内存与外设两条地址总线，通过PC计数器提供内存（程序存储器）地址，并由地址寄存器AR传递内存（数据存储器）地址与外设地址。
另外堆栈寄存器SP亦可视为地址寄存器，它的堆顶指向数据与程序指针存取地址。
图2-3-6地址总线组成通路1.11位程序地址本系统从提高信息存取效率的角度设计主内存地址通路，按现代计算机体系结构中最为典型的分段存取理念合成主存及外设地址总线addr，在指令操作“时段”（取操作码与取操作数），以当前程序指针PC为址，遇主存数据传递“时段”以当前数据指针AR为址。
addr 地址的合成通路见图2-3-6。
其寻址范围为0~7FFh。
2.16位数据地址本系统数据指针由地址锁存器AR直接提供，当LDAR=1时，在DRCK下降沿把数据总线打入AR。
其寻址范围为0~FFFFh，可达64KB。
三、实验内容表2.3.7PC程序计数器目标编码目标部件定义按钮功能说明E/M IP DRCK DRCK下降沿打图2-3-7所示的PC框由3片161构成按字方式寻址的11位PC计数器，计数器的输入端与总线相连构成置数通路，计数器的输出端途经三态门缓冲分离为两条通路，其一与总线相连构成可读通路，其二与地址寄存器（数据）集合组成主存EM地址总线。
它的清零端由中央外理器单元直控，上电时PC计数器自动淸零，实验中按复位钮亦可实现计数器的手动淸零。
手控状态，本实验由表2.6.1定义的目的编码控制PC计数器的预置与加1操作，并以准双向I/O部件的S10~S0为计数器预置源。
当IP=1时按单拍按钮，遇E/M=1在脉冲下降沿把S10~S0的内容装入PC计数器；遇E/M=0在脉冲下降沿PC计数器加1。
计算机组成原理实验报告
计算机组成原理实验报告一、实验目的本次计算机组成原理实验的主要目的是深入理解计算机的内部结构和工作原理，通过实际操作和观察，巩固和拓展课堂上学到的理论知识，培养实践动手能力和解决问题的能力。
二、实验设备本次实验所使用的设备包括计算机主机、逻辑分析仪、示波器、面包板、各种芯片（如 74LS 系列、8255 芯片等）、导线若干。
三、实验内容1、算术逻辑运算单元（ALU）实验通过使用芯片搭建一个简单的算术逻辑运算单元，实现加法、减法、与、或等基本运算，并观察运算结果。
2、存储单元实验构建一个存储单元，了解存储器的读写操作和存储原理，包括随机存储器（RAM）和只读存储器（ROM）。
3、控制器实验设计一个简单的控制器，实现指令的译码和执行，理解计算机如何按照指令序列进行工作。
4、总线结构实验研究计算机内部的总线结构，包括数据总线、地址总线和控制总线，了解它们在信息传输中的作用。
四、实验原理1、算术逻辑运算单元算术逻辑运算单元是计算机中进行算术和逻辑运算的核心部件。
它通常由加法器、减法器、逻辑门等组成。
通过对输入的操作数进行相应的运算操作，产生输出结果。
2、存储单元存储器用于存储程序和数据。
随机存储器（RAM）可以随时读写，但其数据在断电后会丢失；只读存储器（ROM）中的数据在制造时就已确定，只能读取不能修改，且断电后数据不会丢失。
3、控制器控制器是计算机的指挥中心，负责从存储器中取出指令，对指令进行译码，并产生控制信号，控制各个部件的操作。
4、总线结构总线是计算机内部各个部件之间传输信息的公共通道。
数据总线用于传输数据，地址总线用于传输地址信息，控制总线用于传输控制信号。
五、实验步骤（1）按照实验电路图，在面包板上正确连接 74LS 系列芯片，如74LS181 等，构建加法器和逻辑运算电路。
（2）通过改变输入信号的值，使用逻辑分析仪观察输出结果，验证运算的正确性。
2、存储单元实验（1）使用芯片搭建随机存储器（RAM）和只读存储器（ROM）电路。
计算机组成原理存储器读写和总线控制实验实验报告
千里之行，始于足下。
计算机组成原理存储器读写和总线控制实验实验报告计算机组成原理存储器读写和总线控制实验实验报告摘要：本实验主要通过使用计算机系统的存储器读写和总线控制实验来深入了解计算机组成原理中存储器的工作原理和总线控制的相关知识。
实验过程中，我们通过搭建实验平台、编写程序，并通过数据传输和总线控制，实现了存储器的数据读写功能。
通过实际操作和观察实验结果，对存储器读写和总线控制有了更深刻的理解。
1. 引言计算机组成原理是计算机科学与技术专业的重要课程之一，它涵盖了计算机硬件的各个方面，包括处理器、存储器、总线等。
存储器是计算机中储存数据的地方，而总线则负责处理信息传输。
了解存储器读写和总线控制的原理对于理解计算机工作方式至关重要。
2. 实验目的本实验的主要目的是通过实际操作了解存储器读写和总线控制的原理，并掌握相应的实验技能。
具体来说，我们要搭建实验平台、编写程序，并通过数据传输和总线控制，实现存储器的数据读写功能。
3. 实验内容第1页/共3页锲而不舍，金石可镂。
3.1 实验平台搭建首先，我们需要搭建实验平台。
根据实验要求，我们使用了一个基于Xilinx FPGA的开发板，并连接上需要的外设设备。
3.2 编写程序接下来，我们需要编写程序，以完成存储器读写和总线控制的功能。
我们使用了Verilog语言，通过编写相应的模块和逻辑电路，实现了存储器的数据读写。
3.3 数据传输和总线控制在编写程序后，我们开始进行数据传输和总线控制。
通过向存储器发送读写指令，并传输相应的数据，我们能够实现存储器数据的读取和写入。
同时，通过总线的控制，我们能够实现数据在各个设备之间的传输。
4. 实验步骤1. 搭建实验平台；2. 编写程序；3. 数据传输和总线控制。
5. 实验结果与分析在实验过程中，我们成功搭建了实验平台，并完成了程序的编写。
通过数据传输和总线控制，我们能够准确读取和写入存储器中的数据。
通过观察实验结果，我们发现存储器读写和总线控制的效果良好，能够满足我们的需求。
计算机组成原理存储器和总线实验报告
数据开关 （00010001） 在缓冲输入 单元拨动数 据开关， 相应 的灯亮， 向相 应单元置入 此数据， 数据 总线显示输 入的数据 11
三态门 CBA=000 LDAR=0 SW-B=1 CBA 的状态从 000-111，此时 CBA 为 000 灯均不亮， 表 示数据开关送总线， SW-B 是数据送总线， 此时灯亮为 1 表示 将数据开关的 00010001 送总线
五、实验总结
1、一开始能做出 00 的地址，也能把数据写入到 00 中，读时总读不出自己刚才写入的数据，就 反复的做，最终成功了 2、吸取教训 做实验要有耐心
三、实验连线
图 7-6-2 实验连线示意图 按图 7-6-2 所示，连接实验电路： ① 总线接口连接：用 8 芯扁平线连接图 7-6-2 中所有标明“ 案的总线接口。 ② 控制线与时钟信号“ ”连接：用双头实验导线连接图 7-6-2 中所有标明“ ”或“ ” ”或“ ”或“ ”图
图案的插孔（注：Dais-CMH 的时钟信号已作内部连接）。
存储器 RAM （00010001） CE=1 WE=1 CE 为存储器控 制端，此时为 1 灯亮， 表示将数 据送到存储器， WE=1， 将数据写 出到地址总线
读存储器的数据到总线上
数据开关 （00000000） 在缓冲输入单 元拨动数据开 关，相应的灯 亮，向相应单 元置入此数据
三态门 CBA=000 CE=0 SW-B=1 CBA 的状态从 000-111， 此时 CBA 为 000 灯均不亮， 表示数据开关 送总线，CE 为存储器控制端， 此时为 0 灯不亮， 表示进行的操 作与存储器无关，SW-B 是数据 送总线， 此时为 1 表示将灯亮表 示将数据开关的 01100101 送总 线
计组实验报告5
本次实验锁存器相当于寄存器，起到缓冲数据的作用。第一组实验中数据开关设置的
是（01H），使数据直接存入锁存器中。将数据开关设置成（02H），数据也直接存入锁存 器中，此时，数据总线和锁存输出显示(02H)。
七、实验总结
本次实验主要掌握了输入/输出的硬件电路，对锁存器的功能有了进一步的体会。实验 步骤简单易懂，实验过程顺利。
设置数据开关，具体操作步骤如下：
数据开关
（00000001）
三态门 CBA=000
CE=0 SW-B=1
寄存器ＤＲ２
（00000001）
LDDR1=0 LDDR2=1 按单步建
寄存器ＤＲ１
（00000001）
LDDR1=1 LDDR2=0 按单步建
结果分析：
运算单元的 DR1、DR2 与数据总线都显示（01H）。
（1）按单步键后，数据总线显示(00H)，内存显示(11H)，地址总线显示(00H)。 再按单步键后，数据总线显示(11H)。
（2）按单步键后，数据总线显示(01H)，内存显示(12H)，地址总线显示(01H)。 再按单步键后，数据总线显示(12H)。
（3）按单步键后，数据总线显示(02H)，内存显示(13H)，地址总线显示(02H)。
（４）寄存器判零
在保持带进位减法运算所设置的状态下，令ＡＲ＝１，按【单步】，若零标志灯Ｚ“亮”， 表示当前运算结果为零，反之表示结果不为零。
结果分析：
这个实验结果Ｚ灯亮。因为带进位减法运算的结果是（00H）。所以，当 Z 灯亮时结
果为零。
六、实验总结
（1）通过这个实验，熟悉了判零实验的硬件，基本了解了判零实验的原理，加深了 对寄存器判零的理解。
LDAR 为高电平有效，而 WE 为读/写(W/R)控制信号，当 WE=0 时进行读操作，当 WE=1 时进行写操作。
计算机组成原理实验报告4
计算机组成原理实验报告实验项目存储器一、实验目的：1)理解计算机主存储器的分类及作用。
2)掌握TEC-CA实验台上的存储器器件的工作原理及读写方法。
二、实验原理：在TEC-CA开放式CPU实验教学系统实验台上，有2片静态存储器器件HM6116。
HM6116有8位数据总线和11位地址总线。
2片HM6116构成了2k X 16bits的静态存储器，与FPGA-CPU一起构成了能够运行测试程序的计算机。
图6-41是FPGA-CPU和2片HM6116连接示意图。
对于FPGA-CPU来说，实验台上的2片HM6116的CS是接地的，因此不需要对它们的CS 进行控制。
FPGA-CPU产生的16位存储器地址A15—A0只有11位地址A10—A0送往2片HM6116，其余5位地址A15—A11没有使用。
FPGA-CPU的16位存储器数据总线D15—D0和2片HM6116相连，1片HM6116的I/O7—I/O0接D7—D0，另1片HM6116的I/O7—I/O0接D15—D8。
FPGA-CPU 输出的存储器控制信号FWR直接送2片HM6116的WE；FWR在实验台经过一个反相器反相后送2片HM6116的OE。
因此FPGA-CPU只要在存储器地址总线A10—A0设置好地址，在数据总线D15—D0上送出被写数据，然后在FWR上产生一个负脉冲，就能将数据写入指定的存储器单元；只要在存储器地址总线A10—A0设置好地址，然后使FWR为高电平，就能在数据总线D15—D0上接收到从指定的存储器单元读出的数据。
三、实验步骤：（1）实验台设置成FPGA-CPU附加外部RAM运行模式“011”。
该调试模式要能够实现模拟FPGA-CPU对实验台存储器的存数、取数功能。
即REGSEL = 0、CLKSEL = 1、FDSEL = 1。
使用实验台上的单脉冲，即STEP_CLK短路子短接，短路子RUN_CLK断开。
由于当FDSEL=0时，指示灯D15—D0显示的是开关SD15—SD0的值，因此开关FDSEL必须为1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 1 页 共 4 页
西华大学数学与计算机学院实验报告
课程名称：计算机组成原理
年级：2011级 实验成绩： 指导教师：祝昌宇
姓名：蒋俊 实验名称：存储器和总线实验
学号：312011********* 实验日期：2013-12-15
一、目的
熟悉存储器和总线的硬件电路
二、实验原理
（1）存储器和总线的构成
1、总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。
二片74LS374锁存当前的数据、地址总线上的数据以供LED 显示。
（如图1）
图1 总线布局图
2、存储器采用静态RAM （1片6264）
3、存储器的控制电路由一片74LS32和74LS08组成。
(如图2)
图2 存储器控制电路布局图
（2）存储器和总线的原理
1.总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片74LS244作为地址总线（如图3）。
总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当BUS=0时数据由外到内。
图3 总线单元
2.由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图4）。
6264的数据、地址总线已经接在总线单元的外部总线上。
存储器有3个控制信号：地址总线设置存储器地址，RM＝0时，把存储器中的数据读出到总线上；当WM ＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。
为了更方便地编辑内存中的数据，在实验机处于停机状态时，可由监控来编辑其中的数据。
图4 内存单元原理图
三、使用环境
计算机组成原理实验箱
四、实验步骤
（一）存储器的写操作
1．把内部地址总线AJ1（8芯的盒型插座）与CPT-B板上二进制开关单元中的J3插座相连（对应二进制开关H0~H7），把内部数据总线DJ8与CPT-B板上的J2插座相连（对应二进制开关H8~H15）。
2．把EMCK 连到脉冲单元的PLS1，WC、RC、BUS接入二进制的开关中（请按下表接线）。
信号定义接入开关位号
EMCK PLS1孔
WM H22孔
RM H21孔
BUS H21孔
3．按启停单元中的运行按钮，置实验机为运行状态。
4．二进制开关H0~H7作为地址（A0～A7）输入，置55H（对应开关如下表）
H7 H6 H5 H4 H3 H2 H1 H0 数据总线值
A7 A6 A5 A4 A3 A2 A1 A0 8位数据
0 1 0 1 0 1 0 1 55H
置各控制信号如下：
H22 H21
WM RM、BUS
0 1
5．按脉冲单元中的PLS1脉冲按键，在EMCK上产生一个上升沿，数据从内部数据总线流向外部数据总线，将数据66H写入地址为55H的存储单元。
（二）读存储器的数据到总线上
1．保持刚做的实验中电源开启和线路连接不变，只拔掉内部数据总线DJ8与CPT-B板上二进制开关单元中的J2插座相连（对应二进制开关H8~H15）的连接。
2．按启停单元中的运行按钮，置实验机为运行状态。
3．二进制开关H0~H7作为地址（A0～A7）输入，置55H（对应开关如下表）
H7 H6 H5 H4 H3 H2 H1 H0 数据总线值
A7 A6 A5 A4 A3 A2 A1 A0 8位数据
0 1 0 1 0 1 0 1 55H
置各控制信号如下：
H22 H21
WM RM、BUS
1 0
6．按脉冲单元中的PLS1脉冲按键，在EMCK上产生一个上升沿，数据从外部数据总线流向内部数据总线，将存储器55H单元的内容输出，应该为刚做实验中写入的数据66H。
此时数据总线上的LED指示灯IDB0~IDB7显示结果为66H。
五、总结
通过这次实验我熟悉了存储器和总线的硬件电路，意识到在实验中连接线路是相当重要
第3 页共4 页
的一步，线路连接出错导致数据写入不正确，影响实验的结果，在这次实验连线过程中我自己总结了避免出错的方法，就是在接线图上将已经连接好的部分作上记号，连接完后在检查一遍各个分区的条数是否和实验接线图上的一样，如果一样距可以进行下面的实验步骤，就算出错了，改起来也容易多了。
通过本次实验提高了我的动手能力，并且对存储器和总线的结构有了更深的了解。