DDS波形发生器电路原理及功能
DDS波形发生器电路原理及功能
DDS波形发生器电路组成及功能一、DDS波形发生器电路的组成本系统以单片机STC89C52为核心，采用了直接数字合成技术（DDS）,实现了频率任意调节的正弦波，方波，三角波以及特定的任意信号，产生的各类波形精度高，稳定性好，采用友好的人机界面，操作方便。
系统总框图如下图所示：DDS波形发生器系统框图（1）相位累加地址发生器使用可编程逻辑器件IC4GAL16V8编程得到累加相位码，也就是波形的地址码。
这里的GAL16V8是100进制计数器，相位累加时，对应一个波形100个数据的地址。
GAL16V8拥有8个输入端和8个输出端，可以单独选择每个输出端的极性，灵活的进行输出端的组合排列、可重复编程、频带范围宽，工作频率很高。
使用GAL16V8做相位累加地址发生器使得电路更加简洁，保证在高频率下的稳定工作。
（2）数据存储器使用外部ROM数据存储器IC527C64，已经预先把相关波形的量化数据写入该外部ROM中。
（3）D/A模数转换电路使用数模转换集成芯片IC6DAC0832,DAC0832是一个8位的电流式的数模转换器，就是把波形数据转化为波形真实的模拟信号。
波形信号为电流信号，因此输出端还要接运算放大器，把电流信号转换为电压信号。
（4）双极性转换电路及滤波电路采用反相比例运算放大电路IC7TL084中的A，B运放，将D/A输出的单极性信号转换为双极性信号。
为确保产生波形的质量，减少波形失真度，使输出波形光滑，须用低通滤波器把高频分量滤掉。
在此采用自动线性跟踪Butterworth有源滤波器，在此采用二阶有源低通滤波器，即TL084中的C运放及R19，C18,R20，C10两节低通滤波器组成。
（5）显示及控制电路本机器需要进行人机对话，根据系统设计要求，采用独立式微动按钮S2〜7输入，八只七段LED18数码管作为输出显示，清晰可见。
使用时可以选择方波、三角波和正弦波三种波形的输出；可调节不同波形的输出频率，并实现了1Hz的频率步进。
基于DDS的基本原理设计的低频信号发生器
基于DDS的基本原理设计的低频信号发生器基于DDS（Direct Digital Synthesis，直接数字合成）的低频信号发生器是一种高精度、灵活性高的信号发生器，可以产生各种低频信号。
本文将从DDS的基本原理、低频信号发生器的设计和实现等方面展开论述。
一、DDS的基本原理DDS是一种通过数字计算产生连续、离散或混合信号的方法。
它将频率和相位信息编码为数字信号，通过数字计算来生成输出信号。
DDS的基本原理如下：1.预存储波形数据：DDS使用查表法将波形数据存储在一个固定的存储器中，例如RAM或ROM中。
每个存储地址对应一个波形振幅值。
2.相位累加器：DDS通过一个相位累加器来产生实时的相位信息。
相位累加器是一个计数器，每个时钟周期增加一个固定的值，该值称为相位增量。
相位累加器产生的相位信息表示了所需输出的信号的相位。
3.数字到模拟转换：相位累加器输出的相位信息经过数字到模拟转换，即将相位信息转换为模拟信号。
这一步可以通过查表法，将相位信息作为地址，从查表的波形存储器中读取波形振幅值，然后通过D/A转换器将波形振幅值转换为模拟信号。
二、低频信号发生器的设计1.频率控制：低频信号发生器需要具备广泛的频率覆盖范围，并能够精确地调节频率。
为了实现这一点，可以使用一个可编程的数字控制单元，比如微控制器或FPGA来控制DDS的相位增量。
通过改变相位增量的大小，可以控制DDS的输出频率。
2.模拟输出滤波：DDS输出的信号是由一串数字零、一和正负极性组成的脉冲串，需要通过模拟输出滤波器进行滤波，以获取平滑的模拟输出信号。
滤波器可以选择低通滤波器或带通滤波器，以滤除高频噪声和杂散成分。
3.波形选择：DDS可以通过选择合适的波形数据来生成多种形状的输出波形，包括正弦、方波、锯齿波等。
在波形存储器中存储不同的波形数据，并通过用户界面或外部接口控制波形的选择。
三、低频信号发生器的实现低频信号发生器的实现可以采用数字电路、模拟电路或数字电路与模拟电路的组合。
基于DDS技术的信号发生器的设计与实现
基于DDS技术的信号发生器的设计与实现DDS（Direct Digital Synthesis）技术是一种基于数字信号处理的频率合成技术，通过数字方式生成正弦波信号。
DDS信号发生器可以用于科学实验、通信系统中的频率合成、音频处理等应用领域。
通过DDS技术，可以实现高精度、稳定性好、频率范围广的信号发生器。
DDS信号发生器的基本原理是：通过一个相位累加器、一个频率累加器和一个波表，来生成一个时域上的正弦波信号，并将其转换为模拟电压信号输出。
相位累加器用来控制波表中的每个周期的采样点，频率累加器用来控制相位累加器的步进。
波表中存储了一个完整的正弦波周期的数值，波表的长度决定了信号发生器的频率分辨率。
DDS信号发生器的主要模块包括：时钟模块、相位累加器、频率累加器、波表和数模转换器。
时钟模块是DDS信号发生器的产生步进信号的时钟源，可以采用稳定的晶振或者时钟信号源。
时钟信号的频率决定了DDS信号发生器的输出信号的频率精度。
相位累加器是DDS信号发生器的核心模块，它接收时钟信号，并根据频率累加器的输入生成一个相位累加信号。
相位累加器可以采用简化的模数累加器，根据时钟信号的周期计算脉冲个数，每当相位累加信号增加一个固定的脉冲数时，波表就输出一个采样点。
频率累加器实时地改变相位累加器的步进，从而改变信号发生器的输出频率。
频率累加器可以通过输入一个控制信号来改变频率累加器的增加或减少的步进大小，从而实现更精细的频率调节。
波表是DDS信号发生器的存储波形数据的模块。
它包含了一个完整的正弦波周期的采样点的数值，波表的长度决定了信号发生器的输出信号的频率分辨率。
波表的数据可以事先存储在ROM中，也可以动态生成。
数模转换器将生成的波形数据转换为模拟电压信号输出。
数模转换器的位宽决定了输出信号的精度，位宽越大，精度越高。
除了上述基本模块，DDS信号发生器还可以添加比较器、滤波器等模块，以实现输出电平调节、滤波等功能。
dds技术原理
dds技术原理DDS技术原理什么是DDS技术DDS（Direct Digital Synthesis）技术是一种通过数字方式生成连续时间波形的方法。
它是一种基于数字信号处理技术的发展而来的新型波形发生技术。
DDS技术具有高精度、高稳定性、高灵活性等特点，被广泛应用于频率合成、调制解调、信号发生等领域。
DDS技术的原理数字相位累加器DDS技术的核心是数字相位累加器。
相位累加器是一种用于周期性连续时间波形的数字累加器，它以固定的频率递增或递减相位值，从而生成连续时间的波形。
相位值的变化速率由相位增量参数控制，该参数决定了波形的频率。
数字频率控制字DDS技术通过调整相位累加器的相位增量参数来控制波形的频率。
相位增量参数被称为数字频率控制字（Digital Frequency Tuning Word，简称FTW），它决定了相位累加器每个时钟周期中相位值的变化量。
映射函数DDS技术中的映射函数用于将数字频率控制字映射到具体的频率。
映射函数通常由硬件电路或软件程序实现，它将FTW值转换为相应的频率值，通过控制FTW值的变化来实现定制的波形产生。
数字到模拟转换DDS技术生成的是数字信号，为了得到模拟波形，需要进行数字到模拟转换（Digital-to-Analog Conversion，简称DAC）。
DAC将DDS产生的数字波形转换为模拟信号，供系统外部使用。
DDS技术的优势DDS技术相较于传统的信号发生技术具有如下优势：•高精度：DDS技术通过精确控制相位累加器的相位增量值，可以实现非常精确的频率合成，利于高精度的信号发生。
•高稳定性：DDS技术的频率控制依赖于数字控制字，数字控制字的稳定性决定了波形的稳定性，DDS技术具有较高的稳定性。
•高灵活性：DDS技术通过调整数字控制字的值，可以实现各种信号波形的生成，具有较高的灵活性，适应多种应用需求。
结语DDS技术作为一种基于数字信号处理的波形发生技术，具有高精度、高稳定性、高灵活性等优点，被广泛应用于频率合成、调制解调和信号发生等领域。
DDS信号发生器原理（1）
2 基本原理2.1 直接数字频率合成器直接数字合成（Direct Digital Synthesis，简称DDS）技术是从相位概念出发，直接对参考正弦信号进行抽样，得到不同的相位，通过数字计算技术产生对应的电压幅度，最后滤波平滑输出所需频率。
2.1.1 DDS工作原理下面，通过从相位出发的正弦函数产生描述DDS的概念。
图1表示了半径R为1的单位圆，半径R绕圆心旋转与X轴的正方向形成夹角θ(t)，即相位角。
图1 单位圆表示正弦函数S= R sinθ(t)DDS的原理框图如图2所示。
图中相位累加器可在每一个时钟周期来临时将频率控制字（FTW）所决定的相位增量M累加一次，如果记数大于2N，则自动溢出，而只保留后面的N位数字于累加器中[9]。
图2 DDS原理框图DDS的数学模型可归结为：在每一个时钟周期Tc内，频率控制字M与N比特相位累加器累加一次，并同时对2N取模运算，得到的和（以N位二进制数表示）作为相位值，以二进制代码的形式去查询正弦函数表ROM，将相位信息转变成相应的数字量化正弦幅度值，ROM输出的数字正弦波序列再经数模转换器转变为阶梯模拟信号，最后通过低通滤波器平滑后得到一个纯净的正弦模拟信号。
由于ROM表的规模有限，相位累加器一般仅取高位作为寻址地址送入正弦查询表获得波形幅度值。
正弦查询表中以二进制数形式存入用系统时钟对正弦信号进行采样所得的样值点，可见只需改变查询表内容就可实现不同的波形输出。
2.1.2 DDS的结构DDS的基本结构包括相位累加器、正弦查询表（ROM）、数模转换器（DAC）和低通滤波器（LPF），其中从频率控制字到波形查询表实现由数字频率值输入生成相应频率的数字波形，其工作过程为：⑴确定频率控制字M；⑵在时钟脉冲fc的控制下，该频率控制字累加至相位累加器生成实时数字相位值；⑶将相位值寻址ROM转换成正弦表中相应的数字幅码。
模块DAC实现将数字幅度值高速且线性地转变为模拟幅度值，DDS产生的混叠干扰由DAC之后的低通滤波器滤除]7[。
DDS任意波形发生器
基于DDS技术的任意波形发生器研究与设计1 DDS概述1．1 DDS基本原理直接数字合成技术(Direet Digital Synthesis，简称DDS)是建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经D／A转换器转换为模拟量，将保存的波形重新合成出来。
DDS基本原理框图如图1所示。
由图l看出，除了滤波器(LPF)之外，DDS系统都是以数字集成电路实现，因此DDS 系统易于集成和小型化。
DDS系统的参考时钟源通常是一个具有高稳定性的晶体振荡器，整个系统的各个组成部分提供同步时钟。
频率字(FSW)实际上是相位增量值(二进制编码)，作为相位累加器的累加值。
相位累加器在每一个参考时钟脉冲输入时，累加一次频率字，其输出相应增加一个步长的相位增量。
由于相位累加器的输出连接在波形存储器(ROM)的地址线上，因此其输出的改变就相当于查表。
这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出。
ROM的输出送到D／A转换器，经D／A转换器转换成模拟量输出。
1．2 DDS的基本参数及其计算在系统时钟脉冲的作用下，相位累加器不停累加，即不停查表，把波形数据送到D／A 转换器转换成模拟量输出，从而合成波形。
滤波器则进一步平滑D／A转换器输出的近似正弦波的锯齿阶梯波，同时衰减不必要的杂散信号。
设频率字(FSW)的值为d，系统时钟频率为f，相位累加器的字长为N，则系统的输出频率为：2 任意波形发生器的设计方案基于DDS技术的任意波形发生器主要由微处理器控制模块、键盘与显示模块、DDS通道的FPGA实现模块、D／A转换模块以及滤波器模块组成。
同时片外扩展了4 KB程序存储器SRAM和6 KB数据存储器ROM，分别用于存储波形抽样数据和3种标准输出波形抽样数据。
本系统设计原理如图2所示。
2．1 微处理器控制模块采用AT89C5l单片机完成数据处理和控制其他电路工作。
用DDS实现一个波形发生器实验报告
用DDS实现一个波形发生器1、实验课题：用DDS实现一个波形发生器，可以产生正弦波，方波，三角波三种周期性波形。
2、功能概述：用DDS实现一个波形发生器，可以产生正弦波，方波，三角波三种周期性波形。
3、总体结构：图3-1.总体结构图4、接口描述:相位累加器：在时钟的作用下，进行相位累加。
波形存储器：进行波形的相位—幅值转换。
频率预制与调节电路的作用：实现频率控制量的输入。
D/A转换器：把已经合成的正弦波的数字量转换成模拟量。
滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。
5、技术指标：模块代码：module dds_ver( clk_50MHz,fout,change,freq,key0 );input clk_50MHz; //输入50MHz的全局时钟input[1:0] change; //定义输入变量，用来切换输出波形，一共4个档位input [2:0] freq; //定义输入变量，用来改变输出信号的频率，一共8个档位output [7:0] fout; //输出8为rom的值，用来驱动DA转化芯片，输出波形input key0; //定义输入变量，用来改变幅值计数器的值，从而改变幅值//调用FPGA芯片集成的锁相环模块，让输出的波形相位更稳定pll pll_inst (.inclk0 ( clk_50MHz ),.c0 ( clk_pll ) );wire [7:0] fout; //分频功能，根据输入变量的不同实现不同的分频，用于读取rom的步长reg clk;reg [15:0] cnt;always @(posedge clk_pll) //利用计数器实现任意分频begin if(cnt==(50*(freq+1))) //设定频率控制字节begincnt=0;clk=~clk;endelsecnt=cnt+1;end //调幅功能，输入key0更变计数器cntvol的值，从而更变输出信号的幅度reg [2:0] cntvol;always@(negedge key0)beginif (cntvol>=1&&cntvol<7)cntvol<=cntvol+1'd1;else cntvol<=1'b1;end //地址累加器，实现地址的分段累加，从而实现四种不同波形的切换输出reg [5:0] addr;always @(posedge clk)beginbeginif(change==0)beginif(addr>=0&&addr<15) //切换正弦波addr=addr+1;elseaddr=0;endelse if(change==1)beginif(addr>=16&&addr<31) //切换方波addr=addr+1;elseaddr=16;endelse if(change==2)beginif(addr>=32&&addr<47) //切换正三角波addr=addr+1;elseaddr=32;endelse if(change==3)beginif(addr>=48&&addr<63) //切换反三角波addr=addr+1;elseaddr=48;endend end。
DDS原理及基于FPGA的实现
DDS原理及基于FPGA的实现DDS（Direct Digital Synthesis）全称直接数字合成，是一种数字合成功能信号发生器的工作原理。
它是通过根据一些固定的参考信号，加上一个可控的数字增量，形成一个频率可调的数字信号。
DDS工作原理及路线图：DDS的核心是一个数字控制的累加器和一个查找表。
其具体实现如下所示：1.预先存储波形表：首先，需要在DSP处理器或FPGA中事先存储好波形表（一般是一个周期的波形值），该波形表由特定的设计方法生成，例如正弦函数合成、加窗等。
2.相位累加器：DDS在每个时钟周期内累加相位增量。
具体来说，它将前一周期的相位值与当前周期的相位增量相加，并将结果存储在一个相位累加器中。
3.相位查找：相位查找操作通过查找表来实现。
在每个时钟周期中，DDS从查找表中根据相位累加器的值来获取对应的波形数值。
4.数字输出：DDS将查找表中获取的波形数值直接转换为模拟输出信号的幅度。
基于FPGA的DDS实现：DDS在FPGA上实现具有以下优点：灵活性高、资源利用率高、功耗低、随机存取等。
基于FPGA的DDS实现主要包括以下几个关键步骤：1.数字波形表生成：使用FPGA的片上RAM（BRAM）或外部存储器存储一个周期的数字波形表。
2.相位累加器：DDS的核心是一个相位累加器，可以使用FPGA的片上计数器或者DSP48E资源实现，实现相位的累加。
3.查找表选择：DDS使用查找表来获取波形数值，可以根据需求选择合适的查找表，如ROM、LUT等，FPGA提供了不同的资源来实现查找表。
4.数字输出：DDS通过数字转模拟转换器（DAC）将输出信号转换为模拟信号。
FPGA通常具有丰富的IO资源，可直接与DAC连接。
5.控制接口：DDS通常需要提供一些控制接口，允许外部调整频率、相位、振幅等参数。
FPGA可以提供适当的接口，如基于UART或SPI的串行接口、基于GPIO的并行接口等。
总结：DDS是一种基于数字合成的信号发生器原理，通过累加器和查找表实现信号的频率可调。
DDS原理与设计应用
一、DDS的基本原理DDS的全称Direct Digital Synthesizer（直接数字合成），是一种以采样定理为基础，从相位出发，直接采用数字技术产生波形的一种频率合成技术。
DDS频率合成器主要由参考时钟、相位累加器、波形存储表（ROM）、DAC转换器和模拟低通滤波器等组成。
在系统时钟(SYSCLK)输入一定的情况下,频率寄存器中的频率控制字决定系统输出频率,而相位累加器的位数决定了系统频率分辨率。
DDS任意波形发生器框图如图1所示。
图1 直接数字频率合成器原理框图相位累加器由N位加法器与N位累加寄存器级联构成，其原理框图如图2所示。
它是实现DDS的核心。
每来一个时钟脉冲CLK，N位加法器将频率控制字K与累加寄存器输出的累加相位数据相加，把相加后的结果Y送至累加寄存器的输入端。
累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制字K相加；另一方面以相加后的结果形成正弦查询表的地址,取出表中与该相位对应的单元中的幅度量化正弦函数值，作为取样地址值送入幅度/相位转换电路。
这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出，完成相位到幅值转换。
波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。
图2 相位累加器原理框图由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位。
当相位累加器加满量时就会产生一次溢出，溢出频率就是DDS输出的信号频率。
相位累加器的最大计数长度与正弦查询表中所存储的相位分隔点数相同，在取样频率(由参考时钟频率决定)不变的情况下，由于相位累加器的相位增量不同，将导致一周期内的取样点数不同，输出信号的频率也相应变化。
如果设定累加器的初始相位，则可以对输出信号进行相位控制。
由采样原理可知，如果使用两个相同的频率合成器，并使其参考时钟相同，同时设定相同的频率控制字、不同的初始相位，那么在原理上就可以实现输出两路具有一定相位差的同频信号。
DDS原理及实现
1 DDS 原理简介数字频率合成器（Direct Digital Synthesizer ）是从相位概念出发直接合成所需波形的一种频率合成技术。
一个直接数字频率合成器由相位累加器、加法器、波形存储ROM 、D/A 转换器和低通滤波器（LPF ）构成。
DDS 的原理框图如图1.2所示：图1.2 DDS 原理框图其中K 为频率控制字、P 为相位控制字、W 为波形控制字、clk f 为参考时钟频率，N 为相位累加器的字长，D 为ROM 数据位及D/A 转换器的字长。
相位累加器在时钟clk f 的控制下以步长K 作累加，输出的N 位二进制码与相位控制字P 、波形控制字W 相加后作为波形ROM 的地址，对波形ROM 进行寻址，波形ROM 输出D 位的幅度码S(n)经过D/A 转换器变成阶梯波S(t)，再经过低通滤波器平滑后就可以得到合成的信号波形。
合成的信号波形的形状取决于波形ROM 中存放的幅度值，因此用DDS 可以产生任意波形。
这里我们用DDS 实现正弦波的合成。
A ） 频率预置与调节电路K 被称为频率控制字,也叫相位增量.DDS 方程为： 2N out fclk Kf ⋅=，out f 为输出频率，clk f 为时钟频率。
当K=1时，DDS 输出最低频率（也即频率分辨率）为2N clk f ，而DDS 的最大输出频率由Nyquist 采样定理决定，即2clk out f f =，也就是说K 最大值为21N -。
因此，只要N 足够大，DDS 可以得到很细的频率间隔。
要改变DDS 的输出频率，只要改变频率控制字K 即可。
B ） 累加器相位累加器由N 位加法器与N 位寄存器级联构成。
每来一个时钟脉冲clk f ，加法器将频率控制字K 与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。
寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟的作用下继续与频率控制字进行相加。
DDS任意波形发生器的设计与实现
DDS任意波形发生器的设计与实现DDS任意波形发生器的设计与实现近年来，随着电子技术的飞速发展，任意波形发生器在信号发生、测试、测量等领域扮演着重要的角色。
而Direct Digital Synthesis（DDS）任意波形发生器作为一种数字信号处理技术，由于其高精度、低失真、灵活性强等优点，成为了目前最为常用的任意波形发生器技术之一。
DDS任意波形发生器工作原理基于数字信号处理与相位累加器。
其主要组成部分包括振荡器、相位累加器、数字控制模块和DAC（数模转换器）模块。
其中，相位累加器用于产生一个累加的相位值，该相位值会被数字控制模块处理后再输入DAC模块进行数模转换，并输出到外部电路。
而该外部电路连接到输出端口，可以控制输出的幅值以及频率，从而生成所需的任意波形。
在DDS任意波形发生器的设计与实现过程中，需要考虑多个关键因素。
首先，选择合适的振荡器型号以及参考时钟。
振荡器的质量和稳定性直接影响到输出信号的频率稳定性。
而参考时钟的准确性则决定了相位累加器的性能。
其次，在相位累加器的设计中，需要合理选择累加的相位步进值以及相位累加位数。
过大的步进值可能导致相位分辨率降低，而过小的步进值会增加累加器的位数，增加系统的复杂度。
另外，数字控制模块的设计需要考虑到输入的频率、相位和幅度的变化。
最后，需要合理选择DAC模块以及输出电路，以确保输出信号的质量和稳定性。
在实际实现过程中，可以使用FPGA（Field-Programmable Gate Array）作为主要硬件实现平台，并利用VHDL（VHSIC Hardware Description Language）进行硬件描述，从而构建DDS任意波形发生器。
FPGA的高度灵活性使得其适用于DDS任意波形发生器的实现，并且其可重构的特点使得系统可以根据需要进行扩展和改进。
在软件方面，可以使用C语言编写相应的控制程序，以实现对DDS任意波形发生器的控制和调节。
基于DDS的波形发生器设计.
基于DDS的波形发生器设计0引言随着信息技术的发展及测试对象不断丰富，现代电子系统对波形发生器也提出了更高的要求。
传统的模拟信号发生器已经不能满足客观要求，急需能产生用户定义波形的仪器。
伴随电子测量技术与计算机技术的紧密结合，一种新的信号发生器——任意波形发生器应运而生，它可产生由用户定义的任意复杂的波形，因而具有广阔的应用发展前景。
目前设计波形发生器的方法通常有三种：(1)传统的直接频率合成技术(DS)。
该类方法能实现快速频率变0 引言随着信息技术的发展及测试对象不断丰富，现代电子系统对波形发生器也提出了更高的要求。
传统的模拟信号发生器已经不能满足客观要求，急需能产生用户定义波形的仪器。
伴随电子测量技术与计算机技术的紧密结合，一种新的信号发生器——任意波形发生器应运而生，它可产生由用户定义的任意复杂的波形，因而具有广阔的应用发展前景。
目前设计波形发生器的方法通常有三种：(1)传统的直接频率合成技术(DS)。
该类方法能实现快速频率变换，具有低相位噪声以及所有方法中最高的工作频率。
但由于采用大量的倍频、分频、混频和滤波环节，导致其结构复杂、体积庞大、成本昂贵，而且容易产生过多杂散分量。
(2)锁相环式频率合成器(PLL)。
该类技术具有良好窄带跟踪特性，可选择所需频率信号，抑制杂散分量，且省去大量滤波器，有利于集成化和小型化。
但由于锁相环本身是个惰性环节，锁定时间较长，因而频率转换时间较长，且由模拟方法合成的正弦波的参数(如幅度、频率和相位等)都难以定量控制。
(3)直接数字式频率合成器(Direct Digital Fre-quency，DDS)。
该类方法具有高频率稳定度、高频率分辨率以及极短的频率转换时间。
此外，全数字化结构便于集成，输出相位连续，频率、相位和幅度均可实现程控，而且理论上能够实现任意波形。
1 DDS基本原理和特点1．1 DDS基本原理直接频率合成技术实际上是通过将存储的波形数据，通过特定算法，经过高速D／A转换器转换成所需要模拟信号的数字合成技术。
用直接数字合成器(DDS)实现正弦波形发生器设计
附表1：广州大学学生实验报告开课学院及实验室：物理与电子工程学院-电子楼317室2016年 5 月23 日学院物电年级、专业、班姓名Jason.P 学号实验课程名称EDA技术实验成绩实验项目名称用直接数字合成器（DDS）实现正弦波形发生器设计指导教师一、实验目的：学习利用EDA技术、FPGA和直接数字合成器的原理设计一正弦波形发生器。
二、实验内容：1、实验基本原理与功能：DDS技术是一种把一系列数字形式的信号通过DAC转换成模拟形式的信号合成技术，目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。
；.；.电路原理图的顶层设计说明：1)1、32位加法器add。
由LPM_ADD_SUB宏模块构成。
设置了2阶流水线结构，使其在时钟控制下有更高的运算速度和输入数据稳定性。
2)2、32位寄存器ff。
由LPM_FF宏模块担任。
add与ff构成一个32位相位累加器。
其高10位A[31..22]作为波形数据ROM的地址。
3)3、正弦波形数据ROM。
正弦波形数据ROM模块sin_rom的地址线和数据线位宽都是10位。
这就是说，其中的一个周期的正弦波数据有1024个，每个数据有10位。
其输出可以接一个10位的高速DAC；如果只有8位DAC，可截去低2位输出。
ROM中的.mif数据文件可由Guagle_wave.exe 软件获得。
4)4、频率控制字输入B[17..10]。
本来的频率控制字是32位的，但为了方便实验验证，把高于17和低于10的输入位分别预先设置成0或1。
5)DAC驱动数据口DAC[9..0]。
四、仿真结果：；.；.仿真波形随着频率字B[17..0]的加大，电路中ROM的数据输出的速度也将提高。
如当B[17..0]=0x20、0x40、0x60时，DAC输出数据的速度有很大不同。
五、引脚锁定：六、硬件测试结果：；. 下载程序到目标机实物连接图DAC输出的正弦波七、实验心得:通过本次实验使我对DSS信号发生器的构成及工作原理有了一定的理解，同时也对前面实验的内容进行了一次较为全面的温习，对顶层电路原理图的设计，波形仿真以及宏模块的创建流程有了更加深入的体会。
DDS信号发生器原理精编版
DDS信号发生器原理精编版DDS（Direct Digital Synthesis）信号发生器是一种基于数字技术的信号发生器，其工作原理是通过数字计算和控制来生成不同频率、幅度和相位的信号。
以下为DDS信号发生器的原理精编版，总字数为1200字以上。
1.概述DDS信号发生器是一种使用数字技术直接合成信号的设备。
传统的信号发生器使用模拟电路来生成信号，需要频率和相位调节器等组件。
而DDS信号发生器采用数字计算和控制的方法生成信号，通过数字控制不同参数，如频率、幅度和相位，从而产生多种复杂信号。
2.数字信号合成器DDS信号发生器的核心是数字信号合成器（DSS，Digital Signal Synthesizer）。
DSS由时钟发生器、数字控制单元、相位累加器、振荡器以及数模转换器等组成。
时钟发生器产生高稳定性的时钟信号，数字控制单元用于控制输出信号的频率、幅度和相位，相位累加器用于累加相位信息，振荡器用于产生基准信号，数模转换器将数字信号转换为模拟信号。
3.累加相位法DDS信号发生器通过累加相位法产生不同频率的输出信号。
相位累加器根据数字控制单元提供的相位数据定时累加，产生一系列相位信息。
相位信息被送入振荡器，振荡器以一定的频率产生基准信号，该信号经过数字控制单元的控制，与相位信息相加得到新的信号。
新的信号经过数模转换器转换为模拟信号，即成为DDS信号发生器的输出信号。
4.数字控制单元数字控制单元是DDS信号发生器的控制核心，通过控制数字信号的处理和合成过程来实现对输出信号的控制。
数字控制单元接收外部输入的频率、幅度和相位参数，通过PLL（Phase Locked Loop）锁定时钟频率，并对输入参数进行数码量化。
数码量化的结果被送入相位累加器，控制累加速度，产生相位信息。
此外，数字控制单元还实现了输出信号的补偿和校正功能，保证输出信号的稳定性和准确性。
5.振荡器振荡器是DDS信号发生器中的一个重要组件，负责产生基准信号。
基于DDS技术的任意波形发生器
科技大学本科毕业设计（论文）学院电子信息学院专业电子信息科学与技术学生叶华班级学号0740306223指导教师迅二零一一年六月科技大学本科毕业论文基于DDS技术的任意波形发生器A DDS-Based Arbitrary Waveform Generator科技大学毕业设计（论文）任务书学院名称：电子信息学院专业：电子信息科学与技术学生：叶华学号：0740306223指导教师：迅职称：副教授摘要随着电子信息技术的发展，对各种数字模拟信号需求也更加复杂和多样化，任意波形发生器(AWG)的应用变得不可或缺。
本文提出了一种基于FPGA设计的采用DDS 技术任意波形发生器的设计方法。
设计的任意波形发生器除了可以等间隔步进调节频率外，还可以改变波形的采样点数。
该任意波形发生器支持上位机或其他设备通过串行通信或其他方式进行控制和数据传输。
在保留产生正弦、矩形、三角等基本波形的前提下可以输出任意波形。
任意波形的来源可以是发生器自身微控制器用函数生成，也可来至于上位机或其他设备的数据。
在本设计中，还提出了一种控制器和发生器主机分离的设计思路，使得人机交流更加方便和人性化。
跟传统的函数发生器或任意波形发生器相比，本设计有控制简单方便，任意波形来源丰富，产生的波形稳定度高，频率稳定，分辨率高等诸多优点。
关键词：直接频率合成(DDS)；任意波形发生器(AWG)；相位累加器；数模转换器AbstractWith the development of electronic information technology, the required of the digital and analog signals is more complex and diverse, arbitrary waveform generator (AWG) of the applications become indispensable. Inthis paper we present a methodwhichFPGA-Based and using DDS technology arbitrary waveform generator design. In addition to the design of the arbitrary waveform generator can adjust the frequency spaced steps, but also can change the waveform of the sampling points. The arbitrary waveform generator to support the serial communication or other means to control and data transfer from thehost computer or other device. Retain the sine, rectangle, triangle and other basic premise of the waveform can be output any waveform. The source can be arbitrary waveform generator generates its own micro-controller with a function, but also to regard the host computer or other device data. In this paper, we also raised a host controller and a separate generator design ideas, making human-computer communication more convenient and user friendly. Unlike traditional function generator or arbitrary waveform generator compared to the control of simple design, a rich source of arbitrary waveforms, the resulting waveform with high stability, frequency stability, and high resolution advantages.Key words:direct digital synthesis (DDS); arbitrary waveform generator (AWG); phase accumulator; DAC目录第一章绪论11.1研究背景11.1.1 国外现状11.2任意波形发生器原理21.3DDS基本原理21.4本文的主要容3第二章任意波形发生器设计方案32.1任意波形发生器系统组成32.2改进后的DDS模块与工作原理4第三章波形发生器的主体设计53.1FPGA电路设计63.1.1 PLL和RAM模块的定制73.1.2 通讯模块83.1.3 寄存器控制器模块93.2单片机控制电路设计93.2.1 用户接口模块103.2.2 UART模块113.2.3 2.4G无线模块123.2DAC输出模块与滤波电路的设计12第四章手持式控制终端设计154.1手持式控制终端的硬件选择154.2用户界面的设计164.2.1Put_Gui_Control()函数164.2.3Gui_Selection_Form()函数164.2.4Gui_DropdownMenu()函数17 4.3基本波形控制界面174.4触摸屏的输入校准184.5手绘波形输入界面194.5.1 手绘波形输入194.5.2 手绘波形输出204.6其他任意波形的产生204.6.1 调制波形输出204.6.2 合成波形输出21第五章上位机软件设计225.1上位机波形图形化显示235.2上位机与发生器间的通讯245.3上位机波形数据的导入26结论266.1各项指标参数276.2资源利用情况286.3存在的问题28致29参考文献30附录1第一章绪论1.1 研究背景任意波形发生器是一种能产生任意波形的信号源，它是近年来发展起来的一种信号发生器。
DDS波形发生器电路原理及功能
DDS波形发生器电路原理及功能DDS（Direct Digital Synthesis，直接数字综合）波形发生器是一种用于产生各种波形信号的电路，采用数字信号直接合成器的方式实现。
它通过对数字信号进行相位、频率和幅度的处理，可以产生几乎任何形状的波形信号，包括正弦波、方波、锯齿波、三角波等。
DDS波形发生器广泛应用于信号发生、音频处理、测试测量等领域。
DDS波形发生器电路的原理主要基于数字信号处理技术，其关键部件包括振荡器、数字控制器和数字模拟转换器（DAC）。
振荡器用于产生高精度的时钟信号，数字控制器通过计算或指定相位、频率和幅度信息，生成数字信号，DAC将数字信号转换为模拟信号输出。
具体来说，DDS波形发生器电路主要包括以下几个部分：1.振荡器：振荡器采用高频稳定的晶振或DDS芯片产生时钟信号，通常采用32位或更高位的计数器进行频率分频，可以产生高精度的时钟信号供数字控制器使用。
2.数字控制器：数字控制器是DDS波形发生器的核心部件，负责根据用户指定的频率、相位和幅度信息生成数字信号。
通常采用FPGA或DSP 芯片实现，具有高速运算和灵活性的优点。
3.相位累加器：相位累加器用于对输入的频率信息进行相位积累，通过不断累加相位增量，实现信号相位的连续变化。
相位累加器通常采用二进制计数器或累加寄存器实现。
4.波形表：波形表是存储各种波形信号样本值的存储器，用于生成不同形状的波形信号。
用户可以事先定义好波形表中的样本值，数字控制器根据需要读取波形表中的数据进行波形合成。
5.数字模拟转换器（DAC）：DAC将数字信号转换为模拟信号输出，通常采用高速、高分辨率的DAC芯片实现。
DAC的性能直接影响波形发生器的输出质量，包括信号失真、波形精度和动态范围等参数。
以上是DDS波形发生器电路的基本原理及主要部件，其工作流程如下：1.用户指定频率、相位和幅度信息，输入到数字控制器中。
2.数字控制器根据用户输入的信息计算相位增量，并将相位信息与波形表中的样本值相结合，生成数字信号。
基于DDS的可编程的波形发生器
2008年8月第27卷第8期应用天地中国科技核心期刊基于DDS 的可编程的波形发生器刘洪利(上海电力学院计算机与信息工程学院 上海 200090)摘 要:本文主要介绍了基于DDS 的波形发生器的硬件电路和工作原理。
该波形发生器是由单片机控制其外围电路产生频率、幅度均可程控的正弦波、方波,频率输出范围为0～600k Hz ,分3个频段:0～2k Hz ,步进值为1Hz ;2～50k Hz ,步进值为50Hz ;50～600k Hz ,步进值为100Hz 。
峰-峰值为50V ,步进值为0.2V 。
误差非常小,该方案设计合理,能满足实际要求。
关键词:单片机;波形发生器;直接数字频率合成中图分类号:TP216+.2 文献标识码:AProgramm able w aveform generator based on DDSLiu Hongli(School Computer and Information Engineering ,Shanghai University of Electric Power ,Shanghai 200090)Abstract :This paper mainly introduces t he working principle and hardware circuit of t he waveform generator ,which iscontrolled by SCM ,can produce programmable waveform (such as sin wave and squareness wave )in frequency and mag 2nit ude.The waveform generator can produce safe waveform from 0to 600k Hz.It is divided into t hree frequency sec 2tions :0～2k Hz ,step by 1Hz ,2～50k Hz ,step by 50Hz and 50～600k Hz ,step by 100Hz.The peak 2to 2peak value of waveform is 50V ,step by 0.2V ,t he error is very small.The result shows t he design can completely satisfy t he require 2ment s.K eyw ords :SCM ;waveform generator ;DDS 作者简介:刘洪利(19772),女,讲师,从事教学工作。
基于DDS的任意波形发生器设计与实现
基于DDS的任意波形发生器设计与实现基于DDS的任意波形发生器设计与实现一、引言任意波形发生器是一种能够产生各种复杂波形信号的仪器，广泛应用于电子测量、通信系统、医疗设备等领域。
传统的任意波形发生器需要通过外部模拟电路，通过改变电压来产生不同的电压信号，从而得到不同形状的波形。
但这种方式存在着设计复杂、波形精度有限等问题。
而现在，随着数字技术的快速发展，基于直接数字合成（DDS）的任意波形发生器逐渐成为了新的选择。
二、DDS的工作原理DDS基于数字信号处理技术，通过数字技术生成复杂波形信号，并将其转换为模拟信号输出。
其基本工作原理如下：1.时钟信号的产生DDS需要一个稳定的时钟信号，并且要求其频率远高于输出信号的最高频率。
常见的时钟源可以是晶振或者外部频率源。
2.相位累加器相位累加器是DDS的核心部件，其作用是将时钟信号进行频率除法，并将相位结果累加。
累加得到的相位值将作为波形图的横坐标，决定波形的频率。
3.频率累加器频率累加器用于通过改变累加阶数来控制相位累加器的工作速度，从而实现波形的频率可调控。
4.相位查找表（Phase Lookup Table，简称LUT）相位查找表存储了一系列的相位值对应的幅度。
通过输入相位信息，即可查找到相应的幅度值。
5.数字到模拟信号转换DDS通过数模转换器，将数字信号转换为模拟信号输出。
三、基于DDS的任意波形发生器的设计与实现基于DDS的任意波形发生器的设计与实现包括以下几个关键步骤：1.波形参数的输入与存储首先，用户需要通过控制面板或者计算机软件输入所需波形的参数信息，包括频率、幅度、相位等。
系统需要提供一个存储器，将这些参数信息进行存储。
2.DDS模块的设计DDS模块是该任意波形发生器的核心模块。
根据输入的波形参数信息，DDS模块将根据上述工作原理，计算出相应的相位序列，进而产生对应的波形信号。
3.时钟模块的设计时钟模块用于产生高稳定性的时钟信号，其频率要远高于输出信号的最高频率。
dds
直接数字频率合成(Direct Digital Frequency Synthesis，DDS)技术是一种新的全数字的频率合成原理，它直接从相位出发合成所需的波形。
其建立在采样定理的基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后再通过查表将数据读出，经过D／A转换器转换成模拟量，把存入的波形重新合成出来。
它具有频率切换速度快、频率分辨率高、相位可连续线性变化、生成的正弦／余弦信号正交特性等特点，并且其数字压控振荡器NCO的相位、幅度均得以数字化。
1 DDS基本工作原理DDS主要由相位累加器、波形存储器、数模转换器、低通滤波器构成，如图1所示。
其中，相位累加器由N位加法器与N位累加寄存器级联构成，如图2所示。
每当输入一个采样时钟脉冲，相位累加器的输出就增加一个步长的相位量B△θ，在波形存储器中存储着一张正弦函数查询表，对应不同的相位码输出相位不同的幅度编码。
D／A转换器将数字量形式的波形幅值转换成模拟量形式。
低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
相位累加器是整个DDS的核心，它的输入是相位增量B△θ，而B△θ与输出频率fout的关系是：B△θ=2N·(fout／fclk)。
相位累加器的输入即是频率字输入，当系统基准时钟fclk为2N时，B△θ就等于fout。
频率字输入经过一组同步寄存器，使得当频率字改变时不会干扰相位累加器的正常工作。
2正弦频率源设计本文设计的软件正弦频率源是基于DDS技术的正弦信号发生器和任意序列信号发生器，其设计框图如图3所示。
其中，正弦ROM查找表完成fsin(Bθ)的查表转换，它的输入是相位调制器的输出，事实上就是ROM的地址值，输出送往D／A，转化成模拟信号。
由于相位调制器的输出数据位宽M也是ROM的地址位宽，因此在实际的DDS结构中N往往很大，而M总为10左右，M太大会导致ROM容量的成倍上升。
3任意序列信号发生器设计要实现数字调制，正弦频率源模块还需要产生序列信号，如伪随机序列，其在扩频通信系统中起着十分关键的作用。
dds信号发生器原理
dds信号发生器原理DDS信号发生器原理DDS信号发生器，即直接数字频率合成技术（Direct Digital Synthesis），是一种用于产生高精度、高稳定度的周期性信号的设备。
它广泛应用于电子测试、通信、测量以及科学研究等领域。
本文将从原理的角度介绍DDS信号发生器的工作原理及其优势。
一、原理概述DDS信号发生器的原理基于数字频率合成技术，它通过数字方式产生信号，相比于传统的模拟方式，在频率和相位的精度、调制能力等方面具有更大的优势。
其基本原理如下：1. 频率控制器：DDS信号发生器内部有一个频率控制器，它用于确定输出信号的频率。
频率控制器通常由一个晶振或参考信号源提供参考频率，然后经过频率分频器、多路选择器等模块，最终生成所需的输出频率。
2. 数字信号发生器：DDS信号发生器内部还有一个数字信号发生器，它用于产生数字信号。
数字信号发生器通常由一个相位累加器和一个查表器组成。
相位累加器负责累加相位，查表器根据累加器的值查找对应的幅值，从而实现信号的产生。
3. 数模转换器：DDS信号发生器的输出通常是一个数字信号，为了将其转换为模拟信号，需要通过一个数模转换器。
数模转换器将数字信号转换为模拟信号，然后经过滤波器等模块进行进一步处理，最终得到所需的模拟输出信号。
二、工作原理DDS信号发生器的工作原理可以分为以下几个步骤：1. 设置频率：用户通过界面或命令设置所需的输出频率，这个频率会被输入到频率控制器中。
2. 相位累加：频率控制器接收到用户设置的频率后，将其转换为相位累加的速度。
相位累加器开始从初始相位开始逐渐累加，累加的速度由频率控制器控制。
3. 查表输出：相位累加器的输出值会作为查表器的输入，查表器根据输入值在查表表格中查找对应的幅值，并输出。
4. 数模转换：查表器的输出是一个数字信号，为了得到模拟输出信号，需要通过数模转换器进行转换。
数模转换器将数字信号转换为模拟信号，并经过滤波器等模块进行进一步处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DDS波形发生器电路组成及功能
、DDS波形发生器电路的组成
本系统以单片机STC89C52为核心，采用了直接数字合成技术（DDS）,实现了频
率任意调节的正弦波，方波，三角波以及特定的任意信号，产生的各类波形精度高，稳定性好，采用友好的人机界面，操作方便。
系统总框图如下图所示：
（1）相位累加地址发生器
使用可编程逻辑器件IC4 GAL16V8编程得到累加相位码，也就是波形的地址码。
这里的GAL16V8是100进制计数器，相位累加时，对应一个波形100个数据的地址。
GAL16V8拥有8个输入端和8个输出端，可以单独选择每个输出端的极性，灵活的进行输出端的组合排列、可重复编程、频带范围宽，工作频率很高。
使用GAL16V8做相位累加地址发生器使得电路更加简洁，保证在高频率下的稳定工作。
（2）数据存储器
使用外部ROM数据存储器IC5 27C64，已经预先把相关波形的量化数据写入该外部ROM中。
（3）D/A模数转换电路
使用数模转换集成芯片IC6 DAC0832，DAC0832是一个8位的电流式的数模转换器，就是把波形数据转化为波形真实的模拟信号。
波形信号为电流信号，因此输出端还要接运算放大器，把电流信号转换为电压信号。
（4）双极性转换电路及滤波电路
可
编
程
.M
来
信
号
信
号
報
动
输
出
DDS波形发生器系统框图
采用反相比例运算放大电路IC7 TL084 中的A，B 运放，将D/A 输出的单极性信号转
换为双极性信号。
为确保产生波形的质量，减少波形失真度，使输出波形光滑，须用低通滤波器把高频分量滤掉。
在此采用自动线性跟踪Butterworth 有源滤波器，在此采用二阶有源低通滤波器，即TL084 中的 C 运放及R19，C18，R20，C10 两节低通滤波器组成。
（5）显示及控制电路
本机器需要进行人机对话，根据系统设计要求，采用独立式微动按钮S2〜7输入，八只七段LED1〜8数码管作为输出显示，清晰可见。
使用时可以选择方波、三角波和正弦波三种波形的输出；可调节不同波形的输出频率，并实现了1Hz 的频率步进。
（6）单片机电路
单片机电路是DDS 波形发生器的核心电路，它由微处理器IC12 AT89S52 及外围电路、元器件等组成。
它由P0和P1共16个端口与显示电路相连接，把各种的输出波形的相关数据送到八只七段LED i〜8数码管显示。
还与可编程逻辑器件IC4 ，外部ROM 数据存储器IC5 相连接，提供可编程基准信号：使用单片机定时器产生固定频率，波形稳定，为相位累加地址发生器提供基准信号。
另外由P2.0〜P2.5接键盘的6只微动按钮S2〜7，作控制输出信号之用。
微处理器IC12已经按功能要求，把相关的程序写入到芯片中。
（7）电源电路
本系统中，许多集成电路，如单片机、D/A 电路、运算放大器等都需要直流电源进行供电才能工作。
单片机、EEPROM等都以5V电源供电，而运算放大器需要±2V供电，因此在电源板的设计过程中，要同时获得+5V、±2V的直流电压。
LM7812输出电压为
+12V，LM7912输出电压为-12V，LM7805输出电压为+5V，三者的性能都能满足
设计要求。
在具体电路中，由市电AC220V经变压器降压为双AC12V后，接入到经由二极管VD3
组成的单相全波整流电桥整流，由电容器C8〜11滤波后一路电压经过三端稳压器
〜6
LM7912稳压后输出+12V，另一路电压经过三端稳压器LMC7912稳压后输出-12V电压。
±2V电压作为模拟放大器的电源电压，电容器C12〜17是滤波电容。
其中+12V电压经三端稳压器LM7805 稳压后输出+5V 电压，作为AT89S51、CAL16V8、27C64、URL2803、DAC0832、74LS244等数字集成电路的电源电压。
考虑到D/A转换器在进行数模转换时，需要较稳定、精度较高的参考电压，在电源板设计过程中，将LM7812输出的+12V电
压经再分压处理，通过稳压二极管TL431稳压和精密电阻的调节来得到D/A电路所需的咼精度稳压参考电源V REF。
还有外部测试信号端口J1 :外部基准信号输入，为系统调试时作为相位累加地址发生器基准信号。
二、DDS波形发生器的功能描述
1. DDS波形发生器按键功能，系统操作共设有六个按键S2〜7，分别：
2 •数码管显示方式
开机时，最前面显示正弦波符号，后面4位显示0100,最末2位显示“ HZ”字样, 即2口0100H Z。
上电开机或按复位键S i后，输出默认频率100Hz的正弦波。
当输出端J2有信号输出时(不在关闭状态)所有按键都无效，或者说只有输出端J2在关闭状态时(没有输出信号)，按键才能进行操作。
3•“方波”、“三角波”、“正弦波”这三种主要波形在数码管LED1显示的代码符号:
S4设定得到，但是幅度只能通过电位器R21的调节加以实现。
4.操作与功能
(1)上电开机或按S1复位键后，数码显示管DS1〜8显示为2口0100H Z，输出频率100H Z的正弦波。
(2)按下S5〜7其中一键，可随意改变输出信号波形，LED1代码符号改变。
但此时输出端J2输出波形仍处于关闭状态。
(3)短按(v 0.15s)选择键S2,从左向右第3只数码管抖动，再短按S2选择键,
抖动数码管移动至下一位，每短按一次S2 选择键，抖动数码管均可移动至下一位，可在千位到个位间循环。
在数码管抖动的位置上，通过按功能键S4 “频率+”或S3 “频率－”，则可以调节频率增加或减小，单次按键实现1的加减，直到4位数字全部输入完成(数字最高只能是1000),当完成数字输入时(此时亦可按S5〜7键改变输出波形)，长按选择键S2 ( 3S)确定输出取消关闭状态，数码管不再抖动，输出端J2输出波形，此时输出端J2应有已经选择的波形和频率输出。
按键S3〜7不能进行操作。
(4)如需再调整输出的波形和频率，可再长按选择键S2，使波形输出端J2处于输出关闭状态。
(5)再短按选择键S2,此时可按(3)步骤操作，重复选择波形或重置信号频率。
再长按选择键S2可确定输出端J2输出。
(6)在数码管LED3置1时，数码管LED4〜6必置0。
在输出1kHz信号时要进行小于1kHz信号的调整，必须要使数码管LED3置0后才能调整。
注：只有在输出端J2的输出处于关闭状态时，信号的波形或信号的频率才可以按
动S3〜7中一键(S2短按)进行调整。