半导体制程及摩尔定律
芯片行业的摩尔定律
芯片行业的摩尔定律1. 摩尔定律简介1.1 定义与背景摩尔定律是由英特尔创始人戈顿·摩尔在1965年提出的一项规律，它预测了集成电路中晶体管数量在单位面积上的指数增长趋势。
摩尔定律对于芯片行业的发展起到了至关重要的作用，成为了该行业技术进步的基石。
1.2 摩尔定律的表述摩尔定律通常被表述为：每18-24个月，集成电路中能够容纳的晶体管数量翻倍，而价格保持不变。
换句话说，集成电路的性能将以指数级增长，而成本将保持稳定。
2. 摩尔定律的原理2.1 集成电路的发展摩尔定律的成立离不开集成电路的发展。
集成电路是一种将大量的电子元件（如晶体管、电阻、电容等）集成到一个硅片上的技术。
通过将这些元件集成在一起，我们可以实现更小、更快、更高效的电子设备。
2.2 科技进步的推动摩尔定律的实现得益于科技的进步，特别是集成电路制造工艺的改善。
随着时间的推移，制造工艺越来越先进，可以在更小的区域内容纳更多的晶体管。
这种技术进步使得摩尔定律得以持续发展。
3. 摩尔定律对芯片行业的影响3.1 提升性能摩尔定律的首要影响是推动了芯片性能的持续提升。
由于集成电路中的晶体管数量以指数级增长，处理器速度和存储器容量得到大幅提升，计算机的计算能力大幅提高。
这也为各种应用提供了更广阔的发展空间。
3.2 降低成本摩尔定律使得芯片的成本保持稳定，因为每个晶体管的价格在几乎相同的条件下不断下降。
这促使了电子设备的普及，使得更多的人能够负担得起计算机、智能手机等产品。
降低成本也推动了各行各业对芯片技术的应用。
3.3 创新推动摩尔定律的持续发展为创新提供了动力。
芯片行业的竞争激烈，为了跟上摩尔定律的步伐，各公司纷纷加大研发投入，不断推出性能更强、功耗更低的产品。
这种竞争推动了技术的创新，为用户提供了更好的产品体验。
4. 摩尔定律的挑战与未来4.1 功耗问题随着集成电路规模的不断扩大，功耗成为了摩尔定律面临的一个重要挑战。
尽管晶体管变得更小更快，但同样面积上的功耗也随之增加。
摩尔定律的含义
摩尔定律的含义摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔提出来的。
其内容为：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。
换言之，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。
这一定律揭示了信息技术进步的速度。
摩尔定律是简单评估半导体技术进展的经验法则，其重要的意义在于长期而言，IC制程技术是以一直线的方式向前推展，使得IC产品能持续降低成本，提升性能，增加功能。
摩尔定律更多的是有关经济，以这个速度增长可以实现利润的最大化。
如果不发展新的制程，成本就会居高不下，利润也无法扩大。
如果把所有资本发展新技术，就可能有破产的风险。
所以，摩尔定律其实就是“投资发展制程-芯片生产成本降低-用部分利润继续投资发展制程”的最优解。
也正是如此，现在高级工艺制程的研发越来越困难，研发成本也越来越高，摩尔定律才会从最开始的一年翻倍，到1975的两年翻倍，再到现在的三年翻倍。
扩展资料：“摩尔定律”归纳了信息技术进步的速度。
在摩尔定律应用的40多年里，计算机从神秘不可近的庞然大物变成多数人都不可或缺的工具，信息技术由实验室进入无数个普通家庭，因特网将全世界联系起来，多媒体视听设备丰富着每个人的生活。
从技术的角度看，随着硅片上线路密度的增加，其复杂性和差错率也将呈指数增长，同时也使全面而彻底的芯片测试几乎成为不可能。
一旦芯片上线条的宽度达到纳米（10^-9米）数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到尽头。
从经济的角度看，正如摩尔第二定律所述，20-30亿美元建一座芯片厂，线条尺寸缩小到0.1微米时将猛增至100亿美元，比一座核电站投资还大。
由于花不起这笔钱，越来越多的公司退出了芯片行业。
什么是摩尔定律
什么是摩尔定律戈登·摩尔（Gordon Moore）摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出来的。
其内容为：集成电路（IC）上可容纳的晶体管数目，约每隔24个月（1975年摩尔将24个月更改为18个月）便会增加一倍，性能也将提升一倍，当价格不变时；或者说，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。
这一定律揭示了信息技术进步的速度。
1965年4月19日，《电子学》杂志（Electronics Magazine）第114页发表了摩尔（时任仙童半导体公司工程师）撰写的文章〈让集成电路填满更多的组件〉，文中预言半导体芯片上集成的晶体管和电阻数量将每年增加一倍。
1975年，摩尔在IEEE的一次学术年会上提交了一篇论文，根据当时的实际情况对摩尔定律进行了修正，把“每年增加一倍”改为“每两年增加一倍”，而现在普遍流行的说法是“每18个月增加一倍”。
但1997年9月，摩尔在接受一次采访时声明，他从来没有说过“每18个月增加一倍”，而且SEMATECH路线图跟随24个月的周期。
大抵而言，若在相同面积的晶圆下生产同样规格的IC，随着制程技术的进步，每隔一年半，IC产出量就可增加一倍，换算为成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。
就摩尔定律延伸，IC技术每隔一年半推进一个世代。
摩尔定律是简单评估半导体技术进展的经验法则，其重要的意义在于长期而言，IC制程技术是以一直线的方式向前推展，使得IC产品能持续降低成本，提升性能，增加功能。
台积电董事长张忠谋曾表示，摩尔定律在过去30年相当有效，未来10~15年应依然适用。
但最新的一项研究发现，”摩尔定律”的时代将会退出，因为研究和实验室的成本需求十分高昂，而有财力投资在创建和维护芯片工厂的企业很少。
简述摩尔定律的含义
简述摩尔定律的含义摘要：1.摩尔定律的定义与起源2.摩尔定律的基本内容与计算公式3.摩尔定律的发展与应用4.摩尔定律的局限性与未来发展趋势正文：摩尔定律是半导体行业的重要定律，由英特尔公司创始人之一戈登·摩尔（Gordon Moore）于1965年提出。
它揭示了集成电路中晶体管数量与制造成本、性能之间的关系。
根据摩尔定律，每隔18到24个月，集成电路中的晶体管数量将翻倍，而芯片的性能也将提升一倍。
同时，芯片的制造成本会降低一半。
摩尔定律的基本内容可以用以下公式表示：（晶体管数量）= N0 * 2^(-x)其中，N0为初始时期的晶体管数量，x为时间间隔（以年为单位），2^(-x)表示每过一年，晶体管数量减半。
自提出以来，摩尔定律在半导体行业得到了广泛的应用。
它为业界提供了指导，帮助企业规划产品研发、市场竞争和技术创新。
然而，随着技术的不断发展，摩尔定律也逐渐暴露出局限性。
首先，随着晶体管数量的增加，电路的复杂性也在不断提高，导致设计、制造和维护的难度加大。
其次，功耗和发热问题也日益突出，限制了芯片性能的进一步提升。
尽管如此，摩尔定律仍然具有很高的指导意义。
在未来，随着新型材料、制程技术和架构的创新，摩尔定律可能会有所调整，但将继续影响半导体行业的发展。
我国也在积极推动集成电路产业的发展，以满足国内外市场的需求，实现产业升级。
在政策扶持、企业自主创新和技术合作的基础上，我国集成电路产业有望实现突破，推动摩尔定律在我国的实践。
总之，摩尔定律是半导体行业的重要定律，揭示了晶体管数量、性能和制造成本之间的关系。
虽然在未来发展过程中面临局限性，但摩尔定律仍具有指导意义。
摩尔定律
摩尔定律摩尔定律是由英特尔创始人之一戈登•摩尔提出来的。
其内容为：集成电路上可容纳的电晶体（晶体管）数目，约每隔24个月便会增加一倍；经常被引用的“18个月”，是由英特尔首席执行官大卫•豪斯所说：预计18个月会将芯片的性能提高一倍（即更多的晶体管使其更快）。
尽管这种趋势已经持续了超过半个世纪，摩尔定律仍应该被认为是观测或推测，而不是一个物理或自然法。
预计摩尔定律将持续到至少2015年或2020年。
然而，2010年国际半导体技术发展路线图的更新增长已经在2013年年底放缓；之后的时间里，晶体管数量密度预计只会每三年翻一倍。
图中电脑处理器中晶体管数目的指数增长曲线符合摩尔定律概述1965年4月19日，《电子学》杂志（Electronics Magazine）第114页发表了摩尔（时任仙童半导体公司工程师）撰写的文章〈让集成电路填满更多的组件〉，文中预言半导体芯片上集成的晶体管和电阻数量将每年增加一倍。
1975年，摩尔在IEEE国际电子组件大会上提交了一篇论文，根据当时的实际情况对摩尔定律进行了修正，把“每年增加一倍”改为“每两年增加一倍”，而现在普遍流行的说法是“每18个月增加一倍”。
但1997年9月，摩尔在接受一次采访时声明，他从来没有说过“每18个月增加一倍”，而且SEMATECH路线图跟随24个月的周期。
大抵而言，若在相同面积的晶圆下生产同样规格的IC，随着制程技术的进步，每隔一年半，IC产出量就可增加一倍，换算为成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。
就摩尔定律延伸，IC技术每隔一年半推进一个世代。
摩尔定律是简单评估半导体技术进展的经验法则，其重要的意义在于长期而言，IC制程技术是以一直线的方式向前推展，使得IC产品能持续降低成本，提升性能，增加功能。
1998年时，台积电董事长张忠谋曾表示，摩尔定律在过去30年相当有效，未来10到15年应依然适用。
但最新的一项研究发现，“摩尔定律”的时代将会结束，因为研究和实验室的成本需求十分高昂，而有财力投资在创建和维护芯片工厂的企业很少。
格见构知半导体
格见构知半导体摘要：一、半导体简介1.半导体的定义与特性2.半导体材料的发展历程二、半导体器件的分类与性能1.半导体器件的分类a.二极管b.晶体管c.场效应晶体管2.半导体器件的性能与应用a.高速运算放大器b.数字集成电路c.光电器件三、半导体技术的应用领域1.消费电子2.通信技术3.计算机科学4.能源科学5.医疗技术四、半导体产业的发展趋势与挑战1.摩尔定律与制程技术2.我国半导体产业的发展现状3.国内外半导体产业的竞争格局4.半导体产业面临的挑战与机遇正文：半导体是一种介于导体和绝缘体之间的材料，具有特殊的电导率特性。
它在科学技术和现代电子产业中具有举足轻重的地位。
半导体材料的发展历程从锗、硅到化合物半导体，如砷化镓等。
半导体器件根据其结构和功能可分为二极管、晶体管、场效应晶体管等。
这些器件在高速运算放大器、数字集成电路、光电器件等领域发挥着重要作用。
半导体技术在消费电子、通信技术、计算机科学、能源科学和医疗技术等领域都有广泛应用。
例如，在消费电子领域，半导体器件被用于手机、电视、电脑等设备；在通信技术领域，半导体技术推动了光纤通信、无线通信等技术的发展；在计算机科学领域，半导体技术使得计算机的处理速度和存储能力不断提高；在能源科学领域，半导体技术被应用于太阳能电池、LED 照明等节能产品；在医疗技术领域，半导体器件在医疗成像、生物传感器等方面发挥着重要作用。
半导体产业的发展趋势与挑战并存。
摩尔定律预测，每隔一段时间，集成电路上可容纳的晶体管数量将翻倍，而制程技术正是实现这一定律的关键。
当前，半导体产业正面临制程技术不断微缩、设计和制造工艺复杂度增加等挑战。
尽管如此，半导体产业依然在不断创新和发展。
我国半导体产业在近年来取得了显著的发展，但与国外先进水平相比仍有一定差距。
面对国内外激烈的竞争格局，我国半导体产业需要加大研发投入，提高自主创新能力，以缩小与先进国家的差距。
摩尔定律逼近极限
摩尔定律逼近极限一、摩尔定律概述1. 定义- 摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出的。
其内容为：集成电路上可容纳的晶体管数目，约每隔两年便会增加一倍；或者说，当价格不变时，每一美元所能买到的电脑性能，将每隔18 - 24个月翻一倍以上。
这一定律揭示了信息技术进步的速度。
2. 历史发展- 自1965年摩尔首次提出这一概念以来，半导体行业在很长一段时间内遵循着摩尔定律发展。
例如，在早期的计算机芯片中，晶体管数量相对较少，随着时间的推移，芯片制造技术不断提高。
从早期的微米级制程，逐步发展到纳米级制程，芯片的性能不断提升，成本不断降低，从而推动了计算机、智能手机等众多电子设备的快速发展。
- 在20世纪70 - 80年代，微处理器的发展很好地遵循了摩尔定律。
像英特尔的8086、80286、80386等系列处理器，每一代产品在晶体管数量、性能和功能上都有显著提升。
到了90年代及以后，随着互联网的兴起，对芯片性能的需求进一步增加，摩尔定律继续推动着芯片技术向更高性能、更低功耗的方向发展。
1. 物理限制- 量子效应- 当芯片制程达到纳米级甚至更小的尺度时，量子效应开始变得显著。
例如，在7纳米及以下的制程中，电子会出现隧穿效应。
电子有一定概率穿越高于其自身能量的势垒，这使得晶体管的正常开关功能受到干扰。
传统的基于经典物理的晶体管设计和工作原理在这种情况下不再完全适用，导致晶体管的可靠性降低，从而限制了芯片进一步缩小尺寸以遵循摩尔定律增加晶体管数量。
- 散热问题- 随着芯片上晶体管密度的不断增加，单位面积产生的热量也急剧上升。
例如，高性能的CPU在满负荷运行时会产生大量的热。
目前的散热技术，如散热片和风扇组合，甚至液冷技术，在应对超高密度晶体管芯片的散热需求时面临挑战。
如果散热问题不能有效解决，芯片可能会因为过热而出现性能下降甚至损坏的情况，这也限制了芯片按照摩尔定律持续发展。
半导体制程简介
半导体制程简介半导体制程是指制造半导体器件所需的一系列工艺步骤和设备。
它是将材料转换为具有特定功能的半导体器件的过程，多数情况下是芯片制造的关键部分。
半导体制程通常分为六个主要步骤：前道工艺、IC 设计、曝光与衬底处理、薄膜沉积、刻蚀与清洗、以及后道工艺。
前道工艺是半导体制程的起始阶段。
在这个阶段，制造商会选择适合的衬底材料（通常是硅），并使用一系列的物理和化学方法准备它，以便于后续的加工。
IC 设计是将半导体器件的功能、结构和电路设计成电子文件的过程。
这些文件将被用于后续的曝光与衬底处理。
曝光与衬底处理是半导体制程的关键步骤之一。
在这个步骤中，使用光刻机将设计好的电子文件投射到光敏材料上，形成模式。
然后，通过化学方法去除暴露的材料，从而得到衬底上的所需结构。
这些步骤会多次重复，以逐渐形成多层结构。
在薄膜沉积阶段，使用化学蒸气沉积（CVD）或物理蒸镀（PVD）等方法将薄膜材料沉积到衬底上。
这些膜层将用于实现器件的不同功能，如导电层、绝缘层和隔离层等。
刻蚀与清洗是将多余的材料从衬底上去除的过程。
使用化学或物理方法，将不需要的材料刻蚀掉，并进行清洗和检查，确保器件的质量和一致性。
后道工艺是半导体制程的最后阶段。
在这个阶段中，制造商会进行结构和线路的连接，以及器件的测试和封装等。
这些步骤将半导体器件转换为实际可用的芯片。
半导体制程是一个复杂而精细的过程。
通过精确的控制和不断的优化，制造商可以获得高质量、高性能的半导体器件。
这些器件在现代技术中发挥着重要的作用，包括计算机、通信设备、消费电子产品等。
因此，半导体制程在推动科技进步和社会发展中扮演着重要的角色。
半导体制程在现代科技领域扮演着极为重要的角色。
随着信息技术的发展和人们对高性能电子设备的需求不断增长，半导体制程成为了现代社会的基石之一。
在这方面，特别值得一提的是摩尔定律。
摩尔定律是一种经验规律，它指出在相同面积上可以容纳的晶体管数量每隔大约18-24个月将翻一番，同时造价也会下降50%。
芯片行业的摩尔定律
芯片行业的摩尔定律1.摩尔定律的定义摩尔定律（Moore's Law）是由英特尔公司的联合创始人之一戈登·摩尔在1965年所提出的一条观察性规律。
摩尔定律认为，当前集成电路上可容纳的晶体管数量大约每隔18-24个月就会翻一倍，而成本则会相应降低。
这意味着每隔一段时间，芯片上可以控制的元件数量将翻倍，而电路板尺寸并不会增加，从而推动晶圆的集成度不断提升。
2.摩尔定律的背景早在20世纪60年代初期，人们就已经开始思考可将电路组成的芯片集成到一个单一的芯片上。
在当时，晶体管的尺寸已减小到毫米级别，但每个芯片上的晶体管数量仍然非常有限。
这时，摩尔提出了一个猜测：每隔一段时间，可以在同样大小的芯片上放置两倍数量的晶体管。
此外，随着每个晶体管变小，同样的数量晶体管会占用越来越少的面积，从而将成本降低到更低的水平。
当时，这个假设被业界视为是相当冒险的预测。
3.摩尔定律的进展虽然这个假设一开始只是一种猜测，但随着芯片制造技术的进步，摩尔的想法逐渐变为现实。
截至目前，这个规律已经持续了几十年。
每次先进制程的推出，都会让单晶片上晶体管的数量增加。
以Intel为例，从1971年发布第一块芯片729晶体管，到目前的第12代Core处理器芯片，包含了数百亿个晶体管。
此外，除了将晶体管数量翻倍，摩尔定律还推动了计算机性能的提高，使得我们可以花更少的时间用更少的能量完成更多的计算工作。
4.摩尔定律的局限性尽管摩尔定律在过去的几十年里得到了极大的成功，但现在人们已经开始质疑它的未来。
首先是物理学的限制。
在晶体管变得越来越小的同时，随着时间的推移，由于量子效应等因素的影响，会出现意料不到的问题。
例如，电信号会被卡在晶体管上，无法正确传递，导致电路变得不可靠。
另外，现有的芯片制造技术几乎达到了极致，没有足够的空间来放置晶体管。
其次是经济成本。
随着集成电路制造技术的不断变革，每次投资成本都会增加。
另外，由于资金压力和技术门槛，全球只有少数几个公司能够承担集成电路的开发和生产。
摩尔定律和新摩尔定律
摩尔定律和新摩尔定律
摩尔定律是计算机硬件行业的一个基本定律，它提出了一种观察和推测半导体技术发展速度的方法。
根据摩尔定律，半导体芯片上的晶体管数量每隔约两年翻一倍，而成本则每隔约两年减少一半。
这代表着计算机处理速度的指数级增长和成本的指数级下降。
摩尔定律的发展过程中，半导体行业为了遵循这个定律，不断推动技术创新和工艺升级，以提高晶体管的集成度和性能，从而实现更高的计算能力和更小的封装尺寸。
然而，随着半导体技术的不断进步，摩尔定律逐渐遇到了挑战。
尽管半导体行业努力推动晶体管的迭代式改进，但晶体管尺寸的继续缩小面临物理极限，产生了散热、功耗等问题。
因此，有许多专家开始提出了一种新的观点，即新摩尔定律。
新摩尔定律认为，传统的摩尔定律在晶体管数量和成本方面已经遇到了瓶颈。
与传统摩尔定律不同，新摩尔定律将重点放在性能、功耗效率和芯片功能多样性等方面。
换句话说，新摩尔定律并不强调晶体管数量的指数增长，而是注重提高晶体管的能效比和功能多样性。
因此，新摩尔定律中的关键技术创新包括三维堆叠、新型材料、先进制程、集成封装和新架构等。
这些技术旨在实现更高的集成度、更低的功耗、更好的散热性能和更强大的功能。
新摩尔定律也意味着半导体行业将转向更加多样化和个性化的产品开发，以满足不同领域和应用的需求。
总的来说，摩尔定律和新摩尔定律都是围绕半导体技术发展的定律，只是着眼点和重点不同。
摩尔定律注重晶体管数量和成本的指数级增长和下降，而新摩尔定律将重点放在性能、功耗效率和功能多样性上。
这两个定律的提出和发展都推动了计算机硬件行业的进步和创新。
摩尔定律是一条半导体物理定律
摩尔定律是一条半导体物理定律一、摩尔定律的内容。
摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出的。
其内容为：集成电路上可容纳的晶体管数目，约每隔18 - 24个月便会增加一倍。
这意味着芯片的性能（如处理速度、存储容量等）每隔1 - 2年左右就会提升一倍，同时成本会降低一半。
二、摩尔定律的依据和原理。
1. 技术进步的推动。
- 在半导体制造工艺方面，光刻技术不断发展。
光刻技术是将电路图案转移到硅片上的关键技术。
随着时间的推移，光刻设备的分辨率不断提高。
例如，从早期的紫外光刻到现在的极紫外光刻（EUV），能够制造出更小尺寸的晶体管。
- 材料科学的进步也为摩尔定律的实现提供了支持。
新型半导体材料的研发，如硅锗（SiGe）等化合物半导体的应用，有助于提高晶体管的性能并缩小其尺寸。
2. 经济利益的驱动。
- 半导体产业是一个高度竞争的产业。
企业为了在市场中获得竞争优势，不断投入研发来提高芯片的性能。
因为性能更高的芯片可以应用于更广泛的领域，如计算机、智能手机、数据中心等。
- 随着晶体管数量的增加和芯片性能的提升，单位成本会降低。
这是因为在大规模生产的情况下，虽然研发成本较高，但分摊到每个芯片上的成本会随着产量的增加而降低。
例如，当一个新的芯片制造工艺成熟后，大量生产会使每个芯片的制造成本大幅下降，从而提高企业的利润空间并促使企业继续推动技术进步以遵循摩尔定律。
三、摩尔定律的影响。
1. 对计算机技术的影响。
- 摩尔定律推动了计算机性能的飞速提升。
从早期的大型计算机到现在的个人电脑、笔记本电脑和智能手机等移动设备，计算机的处理能力、存储容量等都得到了极大的提高。
例如，个人电脑的CPU（中央处理器）性能在过去几十年间按照摩尔定律不断提升，使得复杂的图形处理、多任务处理等功能成为可能。
- 软件产业也受益于摩尔定律。
随着硬件性能的提升，软件开发者可以开发出更复杂、功能更强大的软件。
半导体中的摩尔定律
半导体中的摩尔定律嘿，各位朋友，今天咱们聊点啥？聊聊那个让人又爱又恨的摩尔定律。
这可是半导体行业里的一块“香饽饽”，你不懂它，就等于在半导体行业里当个“门外汉”。
话说这摩尔定律啊，是由英特尔创始人之一戈登·摩尔提出的。
他预测，半导体晶体管的数量每两年就会翻一番，性能也会提升一倍。
这个定律一提出来，就像是给半导体行业开了一扇“天堂之门”，大家都拼命地往里钻。
可是，你知道吗？这摩尔定律可是个“吃人的魔鬼”。
为什么这么说呢？那得从它的“副作用”说起。
这摩尔定律就像是个“嗜血怪物”，它让半导体制造商们疯狂地追求更高的晶体管密度，于是芯片制造工艺越来越精细，成本也越来越高。
你看，现在芯片制造商们为了让晶体管更小，都开始用7纳米、5纳米甚至更小的工艺了，可是成本却直线飙升，简直是“拿钱砸出来”。
而且，这摩尔定律还让制造商们忽视了芯片的性能和功耗。
为了追求更高的性能，他们不断地堆砌晶体管，导致芯片发热量越来越大。
你看，现在的笔记本、手机都成了“暖宝宝”，这可不是闹着玩的。
当然，这摩尔定律也不是全无好处。
它推动了半导体行业的飞速发展，让我们的生活越来越便捷。
从手机、电脑到各种智能设备，都离不开摩尔定律的“贡献”。
可是，这摩尔定律也让我们开始反思：在追求性能的同时，我们是不是应该更加关注功耗和成本呢？毕竟，一个不能让人接受的芯片，就算性能再高，也是白费。
那么，这摩尔定律还能走多远呢？有人说，它可能已经走到头了。
晶体管已经小到一定程度，再小下去就会遇到物理极限。
这可怎么办？哎，这半导体行业就像是一场没有终点的马拉松，我们只能一边跑，一边思考如何让这摩尔定律这匹“马”跑得更远。
总之，这摩尔定律啊，就像是个“双刃剑”，用得好，它能让你走向成功；用得不好，它也能让你跌入谷底。
咱们还是得谨慎对待啊。
英伟达摩尔定律
英伟达摩尔定律一、摩尔定律概述1. 定义- 摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出的。
它指出集成电路上可容纳的晶体管数目，约每隔两年便会增加一倍。
虽然这不是一个严格意义上的物理定律，但在过去几十年里，半导体行业的发展在很大程度上遵循了这一规律。
- 英伟达（NVIDIA）作为一家在图形处理单元（GPU）等半导体领域非常重要的公司，也受到摩尔定律的影响并在其发展历程中体现出摩尔定律相关的发展趋势。
2. 摩尔定律的意义- 从技术角度来看，摩尔定律推动了芯片制造技术的不断进步。
芯片制造商为了遵循摩尔定律，不断研发新的光刻技术、晶体管结构改进等方法。
例如，从早期较大尺寸的晶体管到如今的纳米级晶体管，这使得芯片的性能不断提高。
- 在经济方面，摩尔定律促使半导体产业形成了一种可预测的发展模式。
企业可以根据摩尔定律来规划研发投入、产品升级周期等。
这也带动了相关产业如计算机、智能手机、数据中心等的发展，因为这些产业都依赖于高性能、低成本的芯片。
- 从社会层面来说，摩尔定律所带来的芯片性能提升推动了信息技术的广泛普及。
例如，个人电脑性能不断提升，价格却逐渐降低，使得更多人能够使用电脑进行办公、娱乐等活动；智能手机的功能日益强大，也得益于芯片技术的进步。
二、英伟达与摩尔定律的关系1. 英伟达的发展历程与摩尔定律的契合- 英伟达在图形处理技术方面的发展与摩尔定律相契合。
早期的英伟达GPU，其晶体管数量相对较少，性能也有限。
随着时间的推移，按照摩尔定律的发展趋势，英伟达能够在同样大小的芯片面积上集成更多的晶体管。
- 例如，英伟达的GeForce系列显卡，从早期的型号到现在，晶体管数量大幅增加。
这使得GPU的性能得到了巨大提升，不仅在图形处理能力上，如能够渲染更复杂的3D场景、更高分辨率的游戏画面等，而且在通用计算能力（GPGPU）方面也有了质的飞跃。
2. 英伟达在摩尔定律下的技术创新- 英伟达在遵循摩尔定律提高晶体管集成度的同时，也在不断进行技术创新。
半导体不同工艺制程颗粒尺寸
半导体不同工艺制程颗粒尺寸【半导体不同工艺制程颗粒尺寸】一、半导体工艺制程的历史1. 早期探索其实啊，半导体的发展可不是一蹴而就的。
早在上个世纪中叶，科学家们就开始对半导体进行研究和探索。
那时候的半导体工艺制程，颗粒尺寸可大得很，就好比是粗糙的大石头。
但这也是个重要的开端，为后来的进步打下了基础。
1.1 技术突破随着时间的推移，科学家们不断努力，在半导体工艺制程上取得了一系列的技术突破。
说白了就是不断地改进制造方法，让颗粒尺寸越来越小。
这就像是在雕刻一件精美的艺术品，从最初的粗坯慢慢变得细腻精致。
1.2 摩尔定律的推动提到半导体的发展，就不得不说摩尔定律。
它就像是一个神奇的预言，指引着半导体行业不断前进。
根据摩尔定律，集成电路上可容纳的晶体管数目，约每隔两年便会增加一倍。
这意味着芯片上的颗粒尺寸要不断缩小，性能才能不断提升。
二、半导体工艺制程的制作过程2.1 晶圆制备制作半导体芯片，首先要准备晶圆。
这就好比是盖房子先要打地基。
晶圆通常是由硅材料制成的，要经过一系列复杂的提纯和加工工艺，确保晶圆的纯度和质量达到极高的标准。
2.2 光刻技术接下来就是光刻啦，这可是个关键步骤。
可以把它想象成在晶圆上画画，只不过这个画笔可精细得很。
通过光刻，将设计好的电路图案精确地“印”在晶圆上。
2.3 蚀刻与掺杂完成光刻后，就要进行蚀刻和掺杂。
蚀刻就像是用小铲子把不需要的部分挖掉，而掺杂则是给晶圆加入特定的杂质，以改变其电学性能。
2.4 多层互联为了实现复杂的电路功能，还需要进行多层互联。
这就好像是建高楼，一层一层地搭建起来，通过金属连线将各个层次的电路连接起来。
三、半导体工艺制程的特点3.1 高精度半导体工艺制程的一个显著特点就是精度极高。
颗粒尺寸小到几纳米甚至更小，这就好比在一根头发丝的横截面上雕刻出成千上万的微小图案。
3.2 复杂性其制作过程极其复杂，涉及到众多的工艺步骤和技术。
每个步骤都需要精确控制，稍有偏差就可能导致芯片性能下降甚至报废。
摩尔库伦准则公式
摩尔库伦准则公式
摩尔库伦准则（Moore's Law）是由微软公司前董事长兼总裁史蒂夫·摩尔（Gordon Moore）在1965年提出的，也是芯片发展过程中最具
有指导意义的经典定律之一。
这一事实规律规定，半导体集成电路每24
个月集成度会增加两倍，密度会翻一番，效率会提高一倍，成本下降一半。
摩尔定律可以简单地概括为：在任何给定的未来时间段内，集成电路
的性能将以倍数的程度得到提升。
制程技术的性能及其价格每18到24个
月增长一倍。
借助摩尔定律的指导，许多科技创新的成果都得到实现，极
大的推动了信息技术的发展速度。
摩尔定律被用来预测技术发展的方面，并且已经成为衡量芯片性能的
重要参考。
可以说，摩尔定律使半导体行业获得了突飞猛进的发展，这一
定律已经成为衡量芯片性能的经典参考。
半导体发展摩尔定律
半导体发展摩尔定律摩尔定律，这个词听起来是不是有点高大上？实际上，它跟我们每个人的生活都息息相关。
说白了，摩尔定律就是一种对半导体技术发展的预测。
要知道，半导体可是咱们日常生活中无处不在的“隐形英雄”，不管是手机、电脑，还是汽车、冰箱，几乎所有现代科技产品的“大脑”里都有它的身影。
好了，回到摩尔定律。
它的核心意思就是，集成电路上能够容纳的晶体管数量，大约每两年就会翻一倍。
听起来挺神奇的吧？说白了，就是半导体的处理能力在不断变强，体积却越来越小，速度也越来越快。
这种“井喷式”发展让人咋舌，也让人忍不住想问：到底是什么神奇力量在推动这一切？摩尔定律的“摩尔”，指的是英特尔的创始人之一戈登·摩尔。
1965年，他观察到，集成电路上晶体管的数量在快速增长，于是就大胆预测了这个定律。
彼时，他不过是一个年轻的科学家，谁能想到，他这一句预测，居然成了半导体行业的“金科玉律”。
直到今天，这个定律依然在影响着整个科技行业，简直就是“芯片界的圣经”。
不过，你知道吗？摩尔定律的魔力不仅仅在于它准确预示了科技的飞速进步，更在于它带给了我们无穷的想象空间。
想象一下，五十年前，人们还在为一个晶体管有多小而兴奋不已，今天的我们已经能够在一个小小的芯片上装下上亿个晶体管。
你是不是也觉得有点“不可思议”？就拿手机来说吧，早期的手机都是“大砖头”，功能也简单得可以用“基本无聊”来形容。
但如今，一部智能手机，不仅仅是通讯工具，还是计算机、相机、娱乐中心，甚至还是你的私人助手。
你想，所有这些超乎想象的功能，背后都离不开半导体技术的飞速发展。
不过，这个定律的魔力并非没有代价。
随着时间的推移，摩尔定律虽然依然有效，但已经越来越难以维持了。
你看，晶体管变得越来越小，已经小到难以想象的地步。
原本摩尔定律提到的每两年翻一倍，现在的进展已经比以前慢了很多。
你可能会问，为什么会这样？简单说就是物理学开始给半导体技术“设限”了。
因为晶体管越做越小，电子在其中的运动就越来越不稳定，温度控制和电流控制的问题也变得越来越复杂，搞不好芯片就会变成“大烤箱”，烧坏了可就麻烦了。
半导体制程及摩尔定律
神秘的处理器制程工艺摩尔定律指导集成电路(IC，Integrated Circuit)工业飞速发展到今天已经40多年了。
在进入21世纪的第8个年头，各类45nm芯片开始批量问世，标志着集成电路工业终于迈入了低于50nm的纳米级阶段。
而为了使45nm工艺按时“顺产”，保证摩尔定律继续发挥作用，半导体工程师们做了无数艰辛的研究和改进—这也催生了很多全新的工艺特点，像大家耳熟能详的High-K、沉浸式光刻等等。
按照业界的看法，45nm工艺的特点及其工艺完全不同于以往的90nm、65nm，反而很多应用在45nm制程工艺上的新技术，在今后可能贯穿到32nm甚至22nm阶段。
今天就让我们通过一个个案例，来探索一下将伴随我们未来5年的技术吧。
你能准确说出45nm是什么宽度吗？得益于厂商与媒体的积极宣传，就算非科班出身，不是电脑爱好者的大叔们也能知道45nm比65nm更加先进。
但如果要细问45nm是什么的长度，估计很多人都难以给出一个准确的答案。
而要理解这个问题，就要从超大规模集成电路中最基本的单元—MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管说起。
我们用半导体制作MOS管就是利用其特殊的导电能力来传递0或者1的数字信号。
在栅极不通电的情况下，源区的信号很难穿过不导电的衬底到达漏区，即表示电路关闭(数字信号0)；如果在栅极和衬底间加上电压，那么衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，那么电流就可以顺利从源区传递到漏区了(信号1)。
这便是MOS最基本的工作原理。
在一块高纯硅晶圆上(在工艺中称为“P型半导体衬底”)通过离子扩散的方法制作出两个N型半导体的阱——通俗地讲P型是指带正电的粒子较多，N型则是带负电的粒子比较多。
再通过沉积、光刻、氧化、抛光等工艺制造成如图中所示的MOS管，两个阱的上方分别对应源区(source)和漏区(drain)，中间的栅区(gate)和下方的衬底中间用一层氧化绝缘层隔开。
半导体产业 摩尔定理
半导体产业摩尔定理摩尔定理（Moore's Law）是指在集成电路领域，每隔约18个月，芯片上的晶体管数量会翻一番，而价格会降低一半。
这一定律由英特尔创始人戈登·摩尔（Gordon Moore）于1965年提出，至今已经成为半导体产业的重要里程碑和指导原则。
摩尔定理的提出标志着计算机科技的快速发展与进步，对于半导体产业产生了深远的影响。
根据摩尔定理，集成电路的规模会不断增大，性能会不断提升，价格也会逐渐降低。
这使得半导体芯片成为现代科技中最重要的组成部分之一。
在过去几十年中，摩尔定理的预测准确度非常高，为半导体产业的快速发展提供了指导。
人们根据摩尔定理的规律，不断提高芯片的制造工艺和生产技术，使得集成电路的性能越来越强大，功能越来越复杂。
这也推动了计算机、通信、消费电子等领域的迅猛发展，为人们的生活带来了巨大的改变。
然而，随着技术的不断进步，摩尔定理所面临的挑战也越来越大。
当芯片规模逼近物理极限时，摩尔定理可能会面临瓶颈。
人们需要寻找新的技术和方法来继续推动半导体产业的发展。
例如，三维堆叠技术、新型材料的应用以及量子计算等领域的研究都是为了突破摩尔定理的限制，实现更高性能的芯片。
摩尔定理的实现离不开半导体产业的努力和创新。
半导体产业作为一个高度竞争和技术密集的领域，需要不断投入研发和生产，以满足市场的需求。
同时，半导体产业也需要与其他相关产业密切合作，共同推动科技的进步和应用。
在全球范围内，半导体产业已经成为许多国家经济发展的重要支柱之一。
许多国家纷纷制定相关政策，鼓励本国企业在半导体领域的发展，并积极争夺全球产业链的核心地位。
在这个过程中，半导体产业也面临着诸多挑战，如技术壁垒、知识产权保护等问题，需要各方共同努力解决。
摩尔定理作为半导体产业的重要法则，推动了集成电路的快速发展和技术进步。
然而，随着技术的发展，摩尔定理也面临着挑战。
半导体产业需要不断创新和突破，以应对未来的发展需求。
解析半导体工艺节点的演进 寻找摩尔定律的曙光
解析半导体工艺节点的演进寻找摩尔定律的曙光01 摩尔定律下的工艺节点的形成1958年，美国德州仪器公司的工程师杰克·基尔比制成了世界上第一片集成电路，1962年，德州仪器公司建成世界上第一条商业化集成电路生产线。
此后，在市场需求的驱动下，集成电路发展成为一个庞大的产业，从小规模集成电路(SSI)到中规模集成电路(MSI)、再到大规模集成电路(LSI)，一直到现在的超大规模集成电路(VLSI)。
集成度被看作是描述集成电路工艺先进程度的一个重要指标，通常用晶体管数目来表示集成度高低，一个芯片里含有的晶体管数目越多，芯片的功能也就越强。
因此，集成电路的规模反映了集成电路的先进程度。
集成度的提高，不仅意味着单个晶体管的尺寸缩小了，同时也意味着采用了更加先进的制造工艺，因为晶体管尺寸与制造工艺之间有着密切的联系。
可以说，集成电路技术的发展过程，就是把晶体管尺寸做得越来越小的过程。
九十年代的大规模集成电路普遍采用的是微米级工艺，笔者在上世纪90年代初做设计时就是采用5微米和3微米标准单元库，这也是那个年代的主流工艺(晶圆尺寸是3英寸和4英寸)。
二十多年过去了，现在已经发展到纳米级工艺了，中芯国际去年实现量产的28纳米工艺，比起3微米工艺，尺寸缩小了100多倍。
这些工艺演进的背后，是更多金钱的投入。
因为更小的尺寸意味着对设计和制造设备以及芯片材料等都有更为苛刻的要求，为了克服技术门槛，芯片企业每年需要投入数亿、数十亿美元的研发经费，不知有多少世界一流的科学家和工程师都参与了这一耗资巨大的芯片微缩化工程。
那么5微米、3微米、以及90纳米、28纳米等等这些“节点”是怎样形成的呢?可以说这是描述摩尔定律进程的一个指标。
摩尔定律说，半导体芯片每一年半(后来改为两年)，其集成度翻一番，并伴随着性能的增长和成本的下降。
怎样描述这个集成度呢?这就有了工艺“节点”的说法。
即工艺节点数值越小，表征芯片的集成度就越高。
当芯片工艺制程进入到2nm节点之后，摩尔定律还会如何继续？
当芯片工艺制程进入到2nm节点之后，摩尔定律还会如何继续？芯片制程工艺的升级从90nm、65nm、45nm、32nm、22nm、14nm到现在的10nm、7nm（其中XX nm指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。
），数十年来，电子产业一直循“摩尔定律”(Moore’s law)所设定的开发蓝图——晶片上可容纳的电晶体数量大约每隔两年增加1倍。
目前工艺节点的现状是，摩尔定律逐渐放缓，英特尔在今年才正式进入到10nm时代，将在后年转入7nm，而这比原定计划最少也要晚了2年。
而且权威的国际半导体机构已经不认为摩尔定律的缩小可以继续下去了，比如ITRS宣布不再制定新的技术路线图。
摩尔定律这位“花甲老人”真的走不动了吗？我看未必。
摩尔定律真的放缓了吗？摩尔定律真的放缓了吗？可是笔者看到另一番景象，三星和台积电等厂商异常活跃，怎么都感觉它们正上演着一场场制程工艺“谁比谁先进”的争夺战。
世界上能够玩转7纳米、5纳米甚至是3纳米芯片制造工艺的企业也就他们两家了。
即使摩尔定律有所放缓，但并不意味着将失效。
今年台积电和三星已经相继宣布成功研发出了5nm工艺，并表示将会在明年投入量产。
在此之后，三星率先发布自家3nm进度，号称2021年将以3nm超越对手；而台积电计划跳过3nm，直接研发2nm 的工艺制程，开始极限操作，预计2024年投产。
三星与台积电斗得难解难分。
对他们来说，制程工艺上的胜负或许就是拉开差距的关键。
看来，对于芯片制程工艺的探索，大厂商们还都没打算就此停下。
根据Imec预测，半导体工艺特征尺寸在接下来几个节点会继续以个位数纳米微缩，但在2纳米节点的40纳米闸极长度与16纳米金属间距之后，恐怕不会再往下缩小。
如果这样，可能导致芯片性能无法因应最高端应用需求。
那些最渴望芯片性能提升的业者，会愿意从FinFET晶体管转向更小巧的纳米片架构；而那些专注于为移动装置应用缩小芯片占位面积以及功耗的IC厂商，或许会希望能“赖”着FinFET有多久是多久。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
神秘的处理器制程工艺摩尔定律指导集成电路(IC，Integrated Circuit)工业飞速发展到今天已经40多年了。
在进入21世纪的第8个年头，各类45nm芯片开始批量问世，标志着集成电路工业终于迈入了低于50nm的纳米级阶段。
而为了使45nm工艺按时“顺产”，保证摩尔定律继续发挥作用，半导体工程师们做了无数艰辛的研究和改进—这也催生了很多全新的工艺特点，像大家耳熟能详的High-K、沉浸式光刻等等。
按照业界的看法，45nm工艺的特点及其工艺完全不同于以往的90nm、65nm，反而很多应用在45nm制程工艺上的新技术，在今后可能贯穿到32nm甚至22nm阶段。
今天就让我们通过一个个案例，来探索一下将伴随我们未来5年的技术吧。
你能准确说出45nm是什么宽度吗？得益于厂商与媒体的积极宣传，就算非科班出身，不是电脑爱好者的大叔们也能知道45nm比65nm更加先进。
但如果要细问45nm是什么的长度，估计很多人都难以给出一个准确的答案。
而要理解这个问题，就要从超大规模集成电路中最基本的单元—MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管说起。
我们用半导体制作MOS管就是利用其特殊的导电能力来传递0或者1的数字信号。
在栅极不通电的情况下，源区的信号很难穿过不导电的衬底到达漏区，即表示电路关闭(数字信号0)；如果在栅极和衬底间加上电压，那么衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，那么电流就可以顺利从源区传递到漏区了(信号1)。
这便是MOS最基本的工作原理。
在一块高纯硅晶圆上(在工艺中称为“P型半导体衬底”)通过离子扩散的方法制作出两个N型半导体的阱——通俗地讲P型是指带正电的粒子较多，N型则是带负电的粒子比较多。
再通过沉积、光刻、氧化、抛光等工艺制造成如图中所示的MOS管，两个阱的上方分别对应源区(source)和漏区(drain)，中间的栅区(gate)和下方的衬底中间用一层氧化绝缘层隔开。
我们通常说的90nm或者45nm工艺，就是指的栅极下方两个阱之间的长度，称之为导电沟道长度。
上图中给我们勾勒出来的是一个NMOS，当栅极接正向电压时，NMOS会导通。
事实上还存在另外一种PMOS，其性质完全相反，当栅极接负电时，通过在绝缘区下方聚集正电荷来导通。
在实践中，工程人员很快就发现了单个MOS管在作为逻辑电路导通时，会有源源不断的电流通过，这使得MOS管功率居高不下。
而事实上我们只需要传递信号就行了，无论是用电流，又或者是用电压方式，而不需要MOS管有较高的功耗。
为了降低MOS管的工作功耗，可科学家们又开发了CMOS (Complementary Metal-Oxide Semiconductor 互补金属氧化物半导)电路。
CMOS的电路结构物如其名，CMOS中包含NMOS和PMOS各一个，并且串联在一起。
由于PMOS和NMOS 的导通特性正好相反，因此无论什么时候都只有一个MOS管导通，另一个必然关闭。
这样就起到了传递电压信号，但是无电流功的产生。
理论上CMOS的静态功耗应该为0，但是受材料和制造工艺的限制，CMOS的实际功耗却是不能忽略不计的，这样也就有了后面的各种改良工艺。
High-K工艺和Low-K工艺为什么能够共存？在步入45nm生产工艺之后，英特尔高调宣布引入High-K工艺以降低芯片功耗，那与此同时，是不是意味着已经使用多年的Low-K工艺要被淘汰呢？很多人都会有这样的想法，因为从名字上看，二者是完全相反的两个极端。
其实真正的情况并不是那么回事，两个工艺完全用在不同的地方，所要实现的功能也大相径庭。
要解释清楚这个问题，我们就要先弄清楚“K”是什么意思。
电容的物理学描述是C=Q/U，即每升高1V电压，电容中增加的电量。
而在实际电路中C正比于K/D，其中K为绝缘介质的介电常数单位，D是两电极之间的距离。
这样我们就可以看清楚Low-K工艺的发展历程。
电容的基本组成结构要求两端是导体，中间是绝缘体。
由于电容的存在，要改变两导体极板之间的电势差(即相对电压大小)就要先给电容充放电，才能让电压稳定下来，这势必会给信号造成延迟。
我们知道芯片上不仅仅只有MOS管，还有无数连接各个MOS管的导线，早先这些导线使用铝材料(Al)来制作，后来改用铜(Cu)互连提供更低的电阻。
问题就出在这些导线上面，两根距离很近的导线再加上中间的绝缘物，实际上已经组成了一个电容(专业名称叫做“寄生电容”)。
当半导体工艺还处在0.25μm以前时，导线之间的距离D很大，寄生电容很小，所以两条导线中的信号一直是井水不犯河水。
但是随着MOS管的逐渐增多，导线间的距离越来越短，寄生电容的影响越来越大—两根导线之间都是0电压，突然一根导线中的电压要从0上升到1，这时由于寄生电容的存在，上升过程就变得相对缓慢。
这种延迟现象轻则拖慢整个电路的数据传递速度，严重时会造成数值读取错误，影响高频电路的正常工作。
由于寄生电容的影响，本该瞬间完成的信号变化被严重滞后了。
为了降低信号线相互之间的串扰，工程师们找到了一种碳掺杂氧化物(CDO，Carbon Doped Oxide)。
这种材料的介电常数为3K，要低于二氧化硅4.2K的介电值。
用新材料来充当导线之间的“填充物”，进而减少寄生电容对芯片的影响，让信号在芯片中的传递更加快速。
介绍完Low-K之后，再来看Hig h-K。
需要大家注意的是，High-K工艺是针对MOS 管的改进，而不是导线电路。
这里我们再来引入一个“阈值电压(Vt)”的概念。
顾名思义，阈值电压就是指使MOS 管导通时加在栅极的最小电压，如果栅电压低于这个电压，MOS管将关闭。
常识告诉我们，要将栅极电压从0提升到Vt，或者从Vt降到0都是需要时间的，如果这个过程需要10ns，那么也就意味着这个MOS管一秒内最多变化1亿次，即MOS管最快只能有100MHz 的频率。
有没有办法加快MOS开关的速度呢？当然有！而且有两种方法，其一是增大栅极电压，不过这么做的副作用是功率迅速增大，这是我们绝对不能接受的；另一种则是降低阈值电压，让MOS管更容易开关。
在这种思路下，CPU的工作电压从Pentium 4时期的1.3V一直降到酷睿2时期的最低0.765V。
MOS管在电子显微镜下的剖面图仔细研究之后，我们会发现导体栅极、绝缘层、不绝缘的衬底也能形成一个类似电容的模型。
而且如果这个电容值越大，那么同样的栅极电压就能吸附更多的电荷，提高MOS管导通的速度。
在这种思维的指导下，随着工艺的进步，二氧化硅绝缘层的厚度不断被减小。
到90nm工艺时，二氧化硅绝缘层的厚度已经做到1.2nm，仅仅5个原子厚。
极薄的二氧化硅层带来了MOS管速度的提升，也不可避免地助长了栅极漏电流，因为这么薄的“绝缘层”已经失去了绝缘的能力，大量电荷穿越二氧化硅层，通过衬底溜走。
最终的结果就像是90nm的Prescott 核心的Pentium 4处理器，工作频率接近4GHz，同时功率也近140W。
越过90nm门槛之后，单纯依靠缩小绝缘层厚度来提高MOS管开关速度已经行不通了。
于是科学家们拿自半导体工业诞生几十年来都未曾碰过的绝缘层介电常数K开刀了，目标就是充当绝缘介质的二氧化硅层。
在45nm生产工艺中，Intel的工程师开始使用一种新型的基于铪(Hr)的化合物作为绝缘层材料。
这种High-K物质能够在厚度不变的情况下提供更大的介电能力，从而帮助MOS管运行在更高的频率之上。
由于铪化合物的特殊分子结构，其绝缘能力达到传统二氧化硅的10000倍，即使是未来将绝缘层厚度降低到0.1nm时，也能充分履行绝缘的职责。
为了配合新的High-K绝缘层，栅极材料也做了更新，抛弃了和新绝缘层结合不好的多晶硅，改用了新的全金属材料。
故此，Intel的High-K技术全称为HKMG技术(High-K Metal Gate高介电金属栅)。
HKMG技术让Intel的45nm的酷睿2处理器彻底扔掉了发热量大的毛病，同时其频率提升能力也强于65nm的酷睿2，无论是从性能还是功耗上讲都重新走到了业界前面。
为什么AMD（Advanced Micro Device ）到目前仍没有使用High-K材料？有的朋友会纳闷，为什么处理器另一阵营的AMD到现在都没有使用High-K，却能很好地控制CPU的功耗呢？这就要归功于AMD自Athlon时代就开始使用SOI工艺。
SOI是Silicon On Isolator的缩写，即绝缘体上的硅技术。
和传统的纯硅晶圆不同，SOI工艺使用的晶圆底部是一层绝缘层。
正是这层绝缘体切断了上方MOS管漏电流的回路，使得基于SOI技术的芯片天生就有抵抗漏电流的本事。
Low-K与High-K的区别正因如此AMD这么多年来，都不需要考虑太多漏电流的问题。
不过按照计划，AMD将在32nm时导入High-K技术，以提高栅极控制能力。
由于SOI技术来自IBM技术联盟，而IBM出于压制Intel考虑，从未将SOI技术授权给后者，才使得Intel不得不自行开发High-K技术。
出水蛟龙——沉浸式光刻沉浸式光刻是AMD在45nm Phenom Ⅱ处理器生产中最新应用的技术之一，其区别于过去干式光刻最大的特点就是整个光刻的过程并不是发生在空气中，而是沉浸在一种光学折射率较大的透明液体中。
如果按照常识去思考，也许我们只要提高掩模板的分辨率，不就能在硅片上“刻画”出更多的MOS管来吗？从宏观上讲这是完全正确的，但不要忘了在微观的半导体制造工艺中，情况会有极大的不同。
你知道什么是光刻吗？光刻技术是在一片平整的硅片上构建半导体MOS管和电路的基础，这其中包含有很多步骤与流程。
首先要在硅片上涂上一层耐腐蚀的光刻胶，随后让强光通过一块刻有电路图案的镂空掩模板照射在硅片上。
被照射到的部分(如源区和漏区)光刻胶会发生变质，而构筑栅区的地方不会被照射到，所以光刻胶会仍旧粘连在上面。
光刻的过程接下来就是用腐蚀性液体清洗硅片，变质的光刻胶被除去，露出下面的硅片，而栅区在光刻胶的保护下不会受到影响。
随后就是粒子沉积、掩膜、刻线等操作，直到最后形成成品晶片。
如果受到保护的栅区的光刻胶留下来的宽度是130nm，那么最终做出来的MOS管大致就是130nm；同理，45nm技术就是最初栅极上留下大约45nm宽度的光刻胶。
由此可见，如果整套光刻设备的分辨率越高，它能够在晶片上定位出更细微的投影，最终就能制造出更小的MOS管。
半导体工艺的更新必然伴随着光刻设备的升级，其目的就是提高分辨率。
掩模板的缝隙以及投射在晶片上的阴影已经很小，这就会引发光波自身的衍射和干涉现象，导致明暗的界限不再那么分明。
这样一来，就不能完成前面提到的源区、漏区以及栅区的区分标定工作，最终MOS管的尺寸和性能无法达到设计要求。