半导体制程.ppt
合集下载
半导体制程PPT
光阻区 (PR)
ADI_CD
ADI_CD
光阻 区 (PR)
ETCH (蚀刻) Module
Process Procedures (制程步骤): (a) Dry Etching (气相蚀刻) 化学反响后成气体去除 (b) WET_PR_stripping (光阻去除, 硫酸槽) (c) CD measurement (蚀刻后量測) 简称AEI_CD (d) After Etch Inspection (蚀刻后检查) 简称 AEI
半导体 Semiconductor
分别式电路 Discrete Circuit
ITANIUM MICROPROCESSOR ( 1.72 Billion Transistors 90nm 595 mm2)
To make wafers, polycrystalline silicon is melted. The melted silicon is used to grow silicon crystals (or ingots) that are sliced into wafers. 首先溶化多晶硅，生成晶柱，然后切割成晶圆。
Building an IC Chip
Tape-out (used to be a lot of information—put on tape) Like a blueprint for wafer production
Hierarchy of IC Chip
Multilevel Metallization
芯片分类
DRAM 动态随机存储器
MPUs 微处理器
Computer 电脑
ASIC 特定用途集成电路
DSPs 数字信号处理器
Consumer 消费
半导体制程简介PPT课件讲义教材
蒸
高温电弧炉还原
无水氯化氢
馏
纯
化
3-7cm块状硅块 (99.9…9%)
多晶硅棒
SiHCl3
敲碎
氢气还原及CVD法
单晶生长技术
◆ 柴氏长晶法 : 82.4% ◆ 磊晶法 : 14.0% ◆ 浮融带长晶法 : 3.3% ◆ 其它 : 0.2%
(1993年市场占有率)
长晶程序(柴式长晶法)
硅金属及掺杂质的融化 颈部 (Meltdown)
半导体制程简介
半导体制造流程
Front-End 晶圆制造 晶圆针测
Back-End
封装
测试
晶粒(Die)
成品
半导体制程分类
◆ I. 晶圆制造 ◆ II.晶圆处理 ◆ III.晶圆针测 ◆ IV.半导体构装 ◆ V.半导体测试
I.晶圆制造
晶圆制造流程
晶圆材料
多晶硅 原料制造
单晶 生长
晶圆 成形
(C)
已显影光阻 (E)
薄膜
二氧化硅
晶圆
显影
(D)
(F)
晶圆 蚀刻
晶圆 离子植入
参杂物
晶圆 去除光阻
IC制程简图(三)
(G)
金属层
(I)
晶圆
金属沉积
(H)
(J)
晶圆 微影制程
晶圆 金属蚀刻
晶圆 去除光阻
III.晶圆针测
晶圆针测示意图
探针卡 针测机
晶圆针测流程图
晶圆生产 Wafer processing
◆ 晶棒黏着 ◆ 切片 ◆ 晶圆清洗 ◆ 规格检验
内径切割机
晶边圆磨（Edge contouring）
◆ 目的
防止晶圆边缘碎裂 防止热应力之集中 增加光阻层在边缘之平坦度
高温电弧炉还原
无水氯化氢
馏
纯
化
3-7cm块状硅块 (99.9…9%)
多晶硅棒
SiHCl3
敲碎
氢气还原及CVD法
单晶生长技术
◆ 柴氏长晶法 : 82.4% ◆ 磊晶法 : 14.0% ◆ 浮融带长晶法 : 3.3% ◆ 其它 : 0.2%
(1993年市场占有率)
长晶程序(柴式长晶法)
硅金属及掺杂质的融化 颈部 (Meltdown)
半导体制程简介
半导体制造流程
Front-End 晶圆制造 晶圆针测
Back-End
封装
测试
晶粒(Die)
成品
半导体制程分类
◆ I. 晶圆制造 ◆ II.晶圆处理 ◆ III.晶圆针测 ◆ IV.半导体构装 ◆ V.半导体测试
I.晶圆制造
晶圆制造流程
晶圆材料
多晶硅 原料制造
单晶 生长
晶圆 成形
(C)
已显影光阻 (E)
薄膜
二氧化硅
晶圆
显影
(D)
(F)
晶圆 蚀刻
晶圆 离子植入
参杂物
晶圆 去除光阻
IC制程简图(三)
(G)
金属层
(I)
晶圆
金属沉积
(H)
(J)
晶圆 微影制程
晶圆 金属蚀刻
晶圆 去除光阻
III.晶圆针测
晶圆针测示意图
探针卡 针测机
晶圆针测流程图
晶圆生产 Wafer processing
◆ 晶棒黏着 ◆ 切片 ◆ 晶圆清洗 ◆ 规格检验
内径切割机
晶边圆磨（Edge contouring）
◆ 目的
防止晶圆边缘碎裂 防止热应力之集中 增加光阻层在边缘之平坦度
半导体制程简=PPT课件
– 例如：硅、硅化 物、金属导线等 等。
– 另外，在去除光 阻止后，通常还 需要有一步清洗， 以保证晶园表面 的洁净度。
-
30
2.7 金属蚀刻
• Metal Etch
– 金属蚀刻用于制作芯片中的金属导线。 – 导线的形状由Photo制作出来。 – 这部分工作也使用等离子体完成。
-
31
2.8 薄膜生长
– Develop & Bake
• 曝光完毕之后，晶园送回Track进行显影，洗掉被曝 过光的光阻。
• 然后再进行烘烤，使没有被洗掉的光阻变得比较坚硬 而不至于在下一步蚀刻的时候被破坏掉。
-
24
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉，是酸蚀刻的 主要任务。
– 蚀刻完毕之后，再将光阻洗去。
• 一般而言通常使用 正光阻。只有少数 层次采用负光阻。
-
20
• 曝光
– Exposure
• 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um，0.18um就是这样做出来的。 • 曝光所采用的机台有两种：Stepper和Scanner。
-
21
• 左图是当今 市场占有率 最高的ASML 曝光机。
半导体制程简介
——芯片是如何制作出来的
-
1
基本过程
• 晶园制作 – Wafer Creation
• 芯片制作 – Chip Creation
• 后封装 – Chip Packaging
-
2
第1部分 晶园制作
-
3
1.1 多晶生成
• Poly Silicon Creation 1
– 目前半导体制程所使用的主要原料就是晶园 (Wafer)，它的主要成分为硅(Si)。
– 另外，在去除光 阻止后，通常还 需要有一步清洗， 以保证晶园表面 的洁净度。
-
30
2.7 金属蚀刻
• Metal Etch
– 金属蚀刻用于制作芯片中的金属导线。 – 导线的形状由Photo制作出来。 – 这部分工作也使用等离子体完成。
-
31
2.8 薄膜生长
– Develop & Bake
• 曝光完毕之后，晶园送回Track进行显影，洗掉被曝 过光的光阻。
• 然后再进行烘烤，使没有被洗掉的光阻变得比较坚硬 而不至于在下一步蚀刻的时候被破坏掉。
-
24
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉，是酸蚀刻的 主要任务。
– 蚀刻完毕之后，再将光阻洗去。
• 一般而言通常使用 正光阻。只有少数 层次采用负光阻。
-
20
• 曝光
– Exposure
• 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um，0.18um就是这样做出来的。 • 曝光所采用的机台有两种：Stepper和Scanner。
-
21
• 左图是当今 市场占有率 最高的ASML 曝光机。
半导体制程简介
——芯片是如何制作出来的
-
1
基本过程
• 晶园制作 – Wafer Creation
• 芯片制作 – Chip Creation
• 后封装 – Chip Packaging
-
2
第1部分 晶园制作
-
3
1.1 多晶生成
• Poly Silicon Creation 1
– 目前半导体制程所使用的主要原料就是晶园 (Wafer)，它的主要成分为硅(Si)。
半导体封装制程及其设备介绍-PPT
Substrate
Solder paste pringting
Stencil
Chip shooting
Nozzle Capacitor
Reflow Oven
Hot wind
DI water cleaning
Automatic optical
inpection
DI water
Camera
PAD PAD
Wafer tape
Back Grind
Wafer Detape
Wafer Saw
Inline Grinding & Polish -- Accretech PG300RM
Coarse Grind 90%
Fine Grind 10%
Centrifugal Clean
Alignment & Centering
Die distance Uniformity
4。PICKING UP
3。EXPANDING
No contamination
TAPE ELONGATION
WEAK ADHESION
3.Grinding 辅助设备
A Wafer Thickness Measurement 厚度测量仪 一般有接触式和非接触式光学测量仪两种；
Solder paste
Die Prepare(芯片预处理) To Grind the wafer to target thickness then separate to single chip
---包括来片目检(Wafer Incoming), 贴膜(Wafer Tape),磨片(Back Grind),剥膜(Detape),贴片(Wafer Mount),切割(Wafer Saw)等系列工序,使芯片达到工艺所要求的形状,厚度和尺寸,并经过芯片目 检(DVI)检测出所有由于芯片生产,分类或处理不当造成的废品.
半导体封装制程与设备材料知识介绍演示文稿
Die Attach (上片)
Deposition (沉积)
WireBonding (焊线)
Wafer Inspection (晶圆检查) 前段結束
Molding (塑封)
Laser mark (激光印字)
Laser Cut & package saw Testing
(切割成型)
(测试)
Package (包装)
Detaping (Optional)
Wafer
Mount
UV Cure (Optional)
Die Saw
Die Bond
Die Cure
(Optional)
Plasma
Wire Bond
Molding
Post Mold Cure
Laser mark
Laser Cut
Package Saw
Cleaner
第六页，共120页。
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
2.54 mm (100miles) 1 direction
lead
16~24
Plastic
1.778 mm (70miles)
20 ~64
Through Hole Mount
Small Outline Package (SOP）
Plastic Leaded Chip Carrier (PLCC）
Small Outline Package (SOJ） Quad Flat Package (QFP ） BALL Grid Array (BGA ）
Power Transistor
半导体工艺流程简介ppt
半导体工艺流程的成就与挑战
进一步缩小特征尺寸
三维集成技术
绿色制造技术
智能制造技术
未来半导体工艺流程的发展趋势
01
02
03
04
THANKS
感谢观看
互连
通过金属化过程，将半导体芯片上的电路元件连接起来，实现芯片间的通信和电源分配功能。
半导体金属化与互连
将半导体芯片和相关的电子元件、电路板等封装在一个保护壳内，以防止外界环境对芯片的损伤和干扰。
封装
对封装好的半导体进行功能和性能的检测与试验，以确保其符合设计要求和实际应用需要。
测试
半导体封装与测试
半导体工艺流程概述
02
半导体制造步骤-1
1
半导体材料的选择与准备
2
3
通常使用元素半导体，如硅（Si）、锗（Ge）等，或化合物半导体，如砷化镓（GaAs）、磷化铟（InP）等。
材料类型
高纯度材料对于半导体制造至关重要，杂质含量需要严格控制。
纯净度要求
材料应具有立方、六方或其他特定晶体结构。
晶格结构
蚀刻
使用化学试剂或物理方法，将半导体基板表面未被光刻胶保护的部分进行腐蚀去除。根据蚀刻方法的不同，可以分为湿蚀刻和干蚀刻两种。
去胶
在完成蚀刻后，使用去胶液等化学试剂，去除光刻胶。去胶过程中需要注意控制温度和时间，以避免对半导体基板造成损伤或污染。
半导体的蚀刻与去胶
05
半导体制造步骤-4
金属化
通常使用铝或铜作为主要材料，通过溅射、蒸发或电镀等手段，在半导体表面形成导线图案。
涂布
在半导体基板上涂覆光刻胶，使其覆盖整个基板表面。通常使用旋转涂布法，将光刻胶滴在基板中心，然后通过旋转基板将其展开并涂布在整个表面上。
半导体制造工艺流程课件
04
半导体制造的后处理
金属化
01
02
03
金属化
在半导体制造的后处理中 ，金属化是一个关键步骤 ，用于在芯片上形成导电 电路。
金属材料
通常使用铜、铝、金等金 属作为导电材料，通过物 理或化学沉积方法将金属 薄膜沉积在芯片表面。
连接电路
金属化过程将芯片上的不 同元件连接成完整的电路 ，实现电子信号的传输和 处理。
高纯度材料
半导体制造需要使用高纯度材料，以确保芯片的性能和可 靠性。然而，高纯度材料的制备和加工难度较大，需要克 服许多技术难题。
制程控制
半导体制造过程中，制程控制是至关重要的。制程控制涉 及温度、压力、流量、电流、电压等众多参数，需要精确 控制这些参数以确保芯片的性能和可靠性。
环境影响
能源消耗
半导体制造是一个高能耗的过程 ，需要大量的电力和能源。随着 半导体产业的发展，能源消耗也 在不断增加，对环境造成了很大 的压力。
废弃物处理
半导体制造过程中会产生大量的 废弃物，如化学废液、废气等。 这些废弃物如果处理不当，会对 环境造成很大的污染和危害。
碳排放
半导体制造过程中的碳排放也是 一个重要的问题。减少碳排放是 半导体产业可持续发展的关键之 一。
未来发展趋势
先进封装技术
随着摩尔定律的逐渐失效，先进封装技术成为半导体制造的重要发展方向。通过将多个 芯片集成在一个封装内，可以实现更小、更快、更低功耗的芯片系统。
沉积薄膜质量
影响沉积薄膜质量的因素包括反应温度、气体流量、压强等，需通 过实验优化获得最佳工艺参数。
外延生长
外延生长目的
在半导体材料表面外延生长一层单晶层，用 于扩展器件尺寸、改善材料性能和提高集成 度。
半导体CMP工艺介绍演示课件.ppt
6
5
2
3
1
4
12: FABS 的机器手从cassette 中拿出未 加工的WAFER并送到WAFER的暂放 台。
23: Mirra 的机器手接着把WAFER从暂 放台运送到LOADCUP。LOADCUP 是WAFER 上载与卸载的地方。
34: HEAD 将WAFER拿住。CROSS 旋 转把HEAD转到PLATEN 1到2到3如 此这般顺序般研磨。
S.精M 品课件I. C
Introduction of CMP
CMP耗材
S.精M 品课件I. C
Introduction of CMP
CMP耗材的种类
• 研磨液（slurry）
– 研磨时添加的液体状物体， 颗粒大小跟研磨后的刮伤等缺陷有关。
• 研磨垫（pad）
– 研磨时垫在晶片下面的片状物。它的使用寿命会影响研磨速率等。
平坦化程度比较
CMP Resist Etch Back
BPSG Reflow SOG
SACVD,Dep/Etch HDP, ECR
0.1
1
(Gap fill)
10 100
Local
1000 10000
Global
平坦化 范围 (微米)
S.精M 品课件I. C
Introduction of CMP
Step Height（高低落差） & Local Planarity（局部平坦化过程）
S.精M 品课件I. C
Introduction of CMP
CMP 发展史
• 1983: CMP制程由IBM发明。 • 1986: 氧化硅CMP （Oxide-CMP）开始试行。 • 1988: 金属钨CMP（W CMP）试行。 • 1992: CMP 开始出现在 SIA Roadmap。 • 1994: 台湾的半导体生产厂第一次开始将化学机械研磨
半导体制造流程PPT课件
2019/9/10
3
晶圆处理制程
融化（MeltDown）
颈部成长（Neck Growth）
晶柱成长制程
晶冠成长（Crown Growth）
晶体成长（Body Growth）
尾部成长（Tail Growth）
2019/9/10
4
晶圆处理制程
切片 （Slicing）
圆边 （Edge Polishin
2019/9/10
16
晶圆处理制程
• 离子注入是另一种掺杂技术，离子注入掺杂也分为两 个步骤：离子注入和退火再分布。离子注入是通过高 能离子束轰击硅片表面，在掺杂窗口处，杂质离子被 注入硅本体，在其他部位，杂质离子被硅表面的保护 层屏蔽，完成选择掺杂的过程。进入硅中的杂质离子 在一定的位置形成一定的分布。通常，离子注入的深 度(平均射程)较浅且浓度较大，必须重新使它们再分 布。掺杂深度由注入杂质离子的能量和质量决定，掺 杂浓度由注入杂质离子的数目(剂量)决定。
• 一个现代的IC含有百万个以上的独立组件，而其尺寸通 常在数微米，在此种尺寸上，并无一合适的机械加工机 器可以使用，取而代之的是微电子中使用紫外光的图案 转换(Patterning),这个过程是使用光学的图案以及光感 应膜來将图案转上基板,此种过程称为光刻微影 (photolithography）
2019/9/10
11
晶圆处理制程
曝光（exposure） • 在光刻微影过程，首先为光阻涂布，先将适量光阻滴上基
板中心，而基板是置于光阻涂 布机 的真空吸盘上，转盘 以每分钟數千转之转速，旋转30-60秒，使光阻均匀涂布 在 基板上，转速与旋转时间，依所需光阻厚度而定。 • 曝照于紫外光中，会使得光阻的溶解率改变。紫外光通过 光罩照射于光阻上，而在光照及阴影处产生相对应的图形 ，而受光照射的地方，光阻的溶解率产生变化，称之 为光 化学反应， 而阴影处的率没有变化，这整个过称之为曝光 （exposure）。
《半导体制程简介》PPT课件
• 8’ Wafer
– 8’的晶园采用Notch。
• 12’, 16’,…… Wafer
– 采用Notch，为什么呢？——猜想。
1.4 晶园抛光
• Lapping & Polishing
– 切片结束之后，真正成型的晶园诞生。 – 此时需要对晶园的表面进行一些处理——抛光。 – 主要的步骤有以下几步：
Epi(p/p+) Wafer
p+
- >10um DZ - COP free surface
COP(typical grown-in defect)
BMD(Body Micro Defects)
- Grown-in defect free in device active layer
- Controllable intrinsic gettering ability
• 机械研磨(使用氧化铝颗粒) • 蚀刻清洗(使用硝酸、醋酸、氢氧化钠) • Wafer抛光(化学机械研磨，使用硅土粉) • 表面清洗(氨水、过氧化氢、去离子水)
1.5 晶园外延生长
• Wafer Epitaxial Processing
– 经过抛光，晶园表面变得非常平整，但是这个 时候还不能交付使用。
Affect of COP on Device Performance
Wiring
Gate Capacitor
STI
Source
COP in subsurface
Drain STI
COP in top surface
Si Substrate
COP causes current leakage failure in device
1) Crystal growth technology -N-doped and heat control
– 8’的晶园采用Notch。
• 12’, 16’,…… Wafer
– 采用Notch，为什么呢？——猜想。
1.4 晶园抛光
• Lapping & Polishing
– 切片结束之后，真正成型的晶园诞生。 – 此时需要对晶园的表面进行一些处理——抛光。 – 主要的步骤有以下几步：
Epi(p/p+) Wafer
p+
- >10um DZ - COP free surface
COP(typical grown-in defect)
BMD(Body Micro Defects)
- Grown-in defect free in device active layer
- Controllable intrinsic gettering ability
• 机械研磨(使用氧化铝颗粒) • 蚀刻清洗(使用硝酸、醋酸、氢氧化钠) • Wafer抛光(化学机械研磨，使用硅土粉) • 表面清洗(氨水、过氧化氢、去离子水)
1.5 晶园外延生长
• Wafer Epitaxial Processing
– 经过抛光，晶园表面变得非常平整，但是这个 时候还不能交付使用。
Affect of COP on Device Performance
Wiring
Gate Capacitor
STI
Source
COP in subsurface
Drain STI
COP in top surface
Si Substrate
COP causes current leakage failure in device
1) Crystal growth technology -N-doped and heat control
半导体制造工艺流程通用课件
半导体制造工艺流程通用课件
目录
• 半导体制造概述 • 半导体制造的前处理 • 半导体制造的核心工艺 • 半导体制造的后处理 • 半导体制造的挑战与解决方案 • 半导体制造的发展趋势与未来展望
01
半导体制造概述
半导体制造的定义
半导体制造
指通过一系列精密的物理和化学 工艺，将单晶硅或其他半导体材 料转化为集成电路的过程。
采用高k金属栅极材料， 可以提高芯片的性能和降 低功耗。
新型绝缘材料
采用新型绝缘材料，可以 提高芯片的集成度和可靠 性。
新型封装材料
采用新型封装材料，可以 提高芯片的散热性能和可 靠性。
系统集成与封装技术的发展
系统集成技术
通过系统集成技术，将多个芯片集成在一个封装 内，实现更高的性能和更小的体积。
封装类型
常见的封装类型包括塑料封装、陶瓷封装和金属封装等，它们具有不同的特点和适用范围 。
封装工艺
封装工艺涉及到多个环节，包括芯片贴装、引脚焊接、密封和标记等，每个环节都对保证 芯片的性能和可靠性至关重要。
测试与验证
测试与验证
在半导体制造的后处理过程中，测试与验证是确保芯片性能和质量 的重要环节。
化学气相沉积
总结词
化学气相沉积是通过化学反应在半导体表面形成薄膜的过程。
详细描述
化学气相沉积是在高温下，将气态物质在半导体表面进行化学反应，形成固态薄膜的过程。沉积的薄膜可以作为 绝缘层、导电层或保护层，对半导体器件的性能和稳定性具有重要影响。
04
半导体制造的后处理
金属化
金属化
在半导体制造的后处理过程中，金属化是关键的一步，它 涉及到在芯片表面沉积金属，以实现电路的导电连接。
半导体制造的工艺流程简介
目录
• 半导体制造概述 • 半导体制造的前处理 • 半导体制造的核心工艺 • 半导体制造的后处理 • 半导体制造的挑战与解决方案 • 半导体制造的发展趋势与未来展望
01
半导体制造概述
半导体制造的定义
半导体制造
指通过一系列精密的物理和化学 工艺，将单晶硅或其他半导体材 料转化为集成电路的过程。
采用高k金属栅极材料， 可以提高芯片的性能和降 低功耗。
新型绝缘材料
采用新型绝缘材料，可以 提高芯片的集成度和可靠 性。
新型封装材料
采用新型封装材料，可以 提高芯片的散热性能和可 靠性。
系统集成与封装技术的发展
系统集成技术
通过系统集成技术，将多个芯片集成在一个封装 内，实现更高的性能和更小的体积。
封装类型
常见的封装类型包括塑料封装、陶瓷封装和金属封装等，它们具有不同的特点和适用范围 。
封装工艺
封装工艺涉及到多个环节，包括芯片贴装、引脚焊接、密封和标记等，每个环节都对保证 芯片的性能和可靠性至关重要。
测试与验证
测试与验证
在半导体制造的后处理过程中，测试与验证是确保芯片性能和质量 的重要环节。
化学气相沉积
总结词
化学气相沉积是通过化学反应在半导体表面形成薄膜的过程。
详细描述
化学气相沉积是在高温下，将气态物质在半导体表面进行化学反应，形成固态薄膜的过程。沉积的薄膜可以作为 绝缘层、导电层或保护层，对半导体器件的性能和稳定性具有重要影响。
04
半导体制造的后处理
金属化
金属化
在半导体制造的后处理过程中，金属化是关键的一步，它 涉及到在芯片表面沉积金属，以实现电路的导电连接。
半导体制造的工艺流程简介
半导体芯片制造技术晶圆制备课件
4.氧含量
控制硅锭中的氧含量水平的均匀性是非常重要 的，而且随着更大的直径尺寸，难度也越来越大。 少量的氧能起到俘获中心的作用，它能束缚硅中的 沾染物。然而，硅锭中过量的氧会影响硅的机械和 电学特性。例如，氧会导致P-N结漏电流的增加，也 会增大MOS器件的漏电流。
硅中的氧含量是通过横断面来检测的，即对硅 晶体结构进行成分的分析。一片有代表性的硅被放 在环氧材料的罐里，然后研磨并抛平使其露出固体 颗粒结构。用化学腐蚀剂使要识别的特定元素发亮 或发暗。样品准备好后，使用透射电镜（TEM）描述 晶体的结构，目前硅片中的氧含量被控制在24到 33ppm。
一旦晶体在切割块上定好晶向，就沿着轴滚磨出 一个参考面，如图4-4所示。
图4-4定位面研磨
图4-5 硅片的类型标志
四、切片
单晶硅在切片时，硅片的厚度，晶向，翘曲度和 平行度是关键参数，需要严格控制。晶片切片的要求 是：厚度符合要求；平整度和弯曲度要小，无缺损， 无裂缝，刀痕浅。
单晶硅切成硅片，通常采用内圆切片机或线切片 机。
图4-18 硅片变形
2.平整度
平整度是硅片最主要的参数之一，主要是因为 光刻工艺对局部位置的平整度是非常敏感的。硅片 平整度是指在通过硅片的直线上的厚度变化。它是 通过硅片的上表面和一个规定参考面的距离得到的。 对一个硅片来说，如果它被完全平坦地放置，参考 面在理论上就是绝对平坦的背面，比如利用真空压 力把它拉到一个清洁平坦的面上，如图4-19所示， 平整度可以规定为硅片上一个特定点周围的局部平 整度，也可以规定为整体平整度，它是在硅片表面 的固定质量面积（FQA）上整个硅片的平整度。固定 质量面积不包括硅片表面周边的无用区域。测量大 面积的平整度要比小面积难控制。
然而，晶圆具有的一个特性却限制了生产商随 意增加晶圆的尺寸，那就是在芯片生产过程中，离 晶圆中心越远就越容易出现坏点，因此从晶圆中心 向外扩展，坏点数呈上升趋势。另外更大直径晶圆 对于单晶棒生长以及芯片制造保持良好的工艺控制 都提出了更高的要求，这样我们就无法随心所欲地 增大晶圆尺寸。
半导体制造工艺流程课件(PPT 97张)
第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
N+
P+
P
N+-BL
SiO2 P+
P+
P N-epi
N+-BL
P-SUB 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
5.0um NA NA NA 7
半 导体元件制造过程
前段（Front End）制程---前工序 晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺流程
衬底制备 基区光刻 基区扩散 一次氧化 再氧化 再分布及氧化 隐埋层光刻 隔离扩散 发射区光刻 隐埋层扩散 隔离光刻 背面掺金 外延淀积 热氧化 发射区扩散
P型Si ρ 10Ω.cm 111晶向,偏离2O~5O
晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始， 经由电弧炉的提炼还原成 冶炼级的硅，再经由 盐酸氯化，产生三氯化硅，经蒸馏纯化后，透 过慢速分 解过程，制成棒状或粒状的「多晶 硅」。一般晶圆制造厂，将多晶硅融解 后，再 利用硅晶种慢慢拉出单晶硅晶棒。一支85公分 长，重76.6公斤的 8寸 硅晶棒，约需 2天半 时间长成。经研磨、抛光、切片后，即成半导 体之原料 晶圆片
曝光方式:紫外线、X射线、电子束、极紫外
蝕刻技術（Etching Technology）
蝕刻技術（Etching Technology）是將材料使用化學 反應物理撞擊作用而移除的技術。可以分為: 濕蝕刻（wet etching）:濕蝕刻所使用的是化學溶液， 在經過化學反應之後達到蝕刻的目的. 乾蝕刻（dry etching）:乾蝕刻則是利用一种電漿蝕 刻（plasma etching）。電漿蝕刻中蝕刻的作用，可 能是電漿中离子撞擊晶片表面所產生的物理作用， 或者是電漿中活性自由基（Radical）与晶片表面原 子間的化學反應，甚至也可能是以上兩者的复合作 用。 现在主要应用技术:等离子体刻蚀
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Smallest transistor realized---5nmMOSFET
Mass production Advanced manufacturing Manufacturing development
Process and device R&D
≧90nm ~65nm ~45nm
≦32nm.
Outline
• From inception, electronic manufacturing has migrated geographically from the West to the East: from the US and Europe, over to Japan, through the Taiwan area, Korea, arriving in the East: China and India.
2000 WW IC Market
6% WW Market
China
2005 WW IC Market
21% WW Market
China
2006 WW IC Market
26% WW Market
China
$9.80
$40.80
$62.35
Others $57.80
U.S.A $57.90
Others $82.10
• The shift in wafer production typically lags behind the rest of the supply chain, but China and India are now at the forefront of IC production!
2 1
China Becomes World’s Largest IC Market
• By 2010, China’s IC market is estimated to reach USD$124 billion in terms
Source: IC insights January
of overall consumption.
2007
A Leading Foundry In The World
Outline
1. Introduction 2. Integrated Circuit and Its Application 3. How is IC made?
J. Kilby的发明－“固体电路”
1958.9.12 J. Kilby 研制成功第一个半 导体集成电路 ---“Solid Circuit”
U.S.A $36.50
Others $87.44
U.S.A
Japan
Japan
Japan $46.56
$37.80
$33.00
$57.05
US$billion
• In 2005, China’s IC consumption reached USD$40.8 billion, overtaking the top spot as the world’s largest regional IC market for the first time.
* Wuhan Xinxin
IC Industry Business Unit
IDM
(Integrated Device Manufacturer)
Product design & sales,
Fab
&/or IC assembly
Fab lite
Fabless Foundry
Product design & Sales,
SMIC BeijinSgMIC Be提ijin供g 0.35-0.09微米的制程技术
SMIC Tianjin
Beijing Tianjin
SMIC Assembly & Testing (Chengdu)
Chengdu Shanghai
SMIC Shanghai
Wuhan
* Chengdu Cension Shenzhen
Has Fab, but manufacture less than 50% product
Product & sales only, no Fab & assembly house
Fab only
No product
一条龙的集成代工服务 Dedicated Full Service Provider
– 一种相移振荡器 （1.3 MHz)
– Ge 衬底，晶体管及电阻、电容全部由Ge制成 (面积约11.1x1.6mm2)
– 扩散工艺形成晶体管 – 黑蜡掩蔽腐蚀形成Tr台面结构
Kilby和他1958,7,24的设计
– 用细导线互连
证明半导体材料不仅可用于制造分
立器件，而且可以制造整个电子电
路
Migration of Electronics Manufacturing
纯硅导电特性差， 可藉掺杂(Doping, 将杂质加入硅片中) 改变或控制其导电特性。 如何掺杂及控制杂质在硅片中分
布是半导体重要制程技术之一 。
分离式电路 Discrete Circuit
ITANIUM MICROPROCESSOR
( 1.72 Billion Transistors 90nm 595 mm2)
Design Services
Mask Making
Wafer Manufacturing
Wafer Bumping
Wafer Probing
Assembly & Final Test
Flip Chip
CSP
SOP PLCC TSOP QFP
BGA
µBGA
2008-IC 技术现状
Integration of 108 – 1010 transistors in a chip. Clock frequency of more than 3GHz. Cutoff frequency of 350 GHz for SiGe bipolar.
1. Introduction 2. Integrated Circuit and Its Application 3. How is IC made?
半导体 SemiconLeabharlann uctor导体半导体
绝缘体
半导体材料特性:
经掺杂后，可藉由电场(电压)、光、温度、压力、磁场等 改变或控制其导电特性。
最广为应用的集成电路芯片材料： 硅 (Silicon, Si)。