数字电路实验报告3
数字电路设计实训实验报告
一、实验目的1. 熟悉数字电路的基本组成和基本逻辑门电路的功能。
2. 掌握组合逻辑电路的设计方法，包括逻辑表达式化简、逻辑电路设计等。
3. 提高动手实践能力，培养独立思考和解决问题的能力。
4. 理解数字电路在实际应用中的重要性。
二、实验原理数字电路是一种用数字信号表示和处理信息的电路，其基本组成单元是逻辑门电路。
逻辑门电路有与门、或门、非门、异或门等，它们通过输入信号的逻辑运算，输出相应的逻辑结果。
组合逻辑电路是由逻辑门电路组成的，其输出仅与当前输入信号有关，与电路的过去状态无关。
本实验将设计一个简单的组合逻辑电路，实现特定功能。
三、实验仪器与设备1. 数字电路实验箱2. 逻辑门电路（如与非门、或非门、异或门等）3. 逻辑电平测试仪4. 线路板5. 电源四、实验内容1. 组合逻辑电路设计（1）设计一个三人表决电路三人表决电路的输入信号为三个人的投票结果，输出信号为最终的表决结果。
根据题意，当至少有两人的投票结果相同时，输出为“通过”；否则，输出为“不通过”。
（2）设计一个4选1数据选择器4选1数据选择器有4个数据输入端、2个选择输入端和1个输出端。
根据选择输入端的不同，将4个数据输入端中的一个输出到输出端。
2. 组合逻辑电路搭建与测试（1）搭建三人表决电路根据电路设计，将三个与门、一个或门和一个异或门连接起来，构成三人表决电路。
（2）搭建4选1数据选择器根据电路设计，将四个或非门、一个与非门和一个与门连接起来，构成4选1数据选择器。
（3）测试电路使用逻辑电平测试仪，测试搭建好的电路在不同输入信号下的输出结果，验证电路的正确性。
3. 实验结果与分析（1）三人表决电路测试结果当输入信号为（1，0，0）、（0，1，0）、（0，0，1）时，输出为“通过”；当输入信号为（1，1，0）、（0，1，1）、（1，0，1）时，输出为“不通过”。
测试结果符合设计要求。
（2）4选1数据选择器测试结果当选择输入端为（0，0）时，输出为输入端A的信号；当选择输入端为（0，1）时，输出为输入端B的信号；当选择输入端为（1，0）时，输出为输入端C的信号；当选择输入端为（1，1）时，输出为输入端D的信号。
数电实验三
实验三触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图8－2所示。
JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q ＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表8－2表8－2注：×—任意态↓—高到低电平跳变↑—低到高电平跳变Q n（Q n）—现态 Q n+1（Q n+1 ）—次态φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。
2、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
有很多种型号可供各种用途的需要而选用。
如双D 74LS74、四D 74LS175、六D 74LS174等。
图8－3 为双D 74LS74的引脚排列及逻辑符号。
功能如表8－3。
图8－3 74LS74引脚排列及逻辑符号表8－3 D触发器特性表表8－4 T触发器特性表4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告数字电路与逻辑设计实验报告摘要：本实验旨在通过设计和实现数字电路和逻辑门电路，加深对数字电路和逻辑设计的理解。
实验过程中，我们使用了逻辑门电路、多路选择器、触发器等基本数字电路元件，并通过实际搭建电路和仿真验证，验证了电路的正确性和可靠性。
引言：数字电路和逻辑设计是计算机科学与工程领域的重要基础知识。
在现代科技发展中，数字电路的应用范围非常广泛，涉及到计算机、通信、控制等各个领域。
因此，深入理解数字电路和逻辑设计原理，掌握其设计和实现方法，对于我们的专业学习和未来的工作都具有重要意义。
实验一：逻辑门电路的设计与实现逻辑门电路是数字电路中最基本的元件之一，通过逻辑门电路可以实现各种逻辑运算。
在本实验中，我们通过使用与门、或门、非门等逻辑门电路，设计并实现了一个简单的加法器电路。
通过搭建电路和进行仿真验证，我们验证了加法器电路的正确性。
实验二：多路选择器的设计与实现多路选择器是一种常用的数字电路元件，可以根据控制信号的不同，选择不同的输入信号输出。
在本实验中，我们通过使用多路选择器，设计并实现了一个简单的数据选择电路。
通过搭建电路和进行仿真验证，我们验证了数据选择电路的正确性。
实验三：触发器的设计与实现触发器是一种常用的数字电路元件，可以存储和传输信息。
在本实验中，我们通过使用触发器，设计并实现了一个简单的二进制计数器电路。
通过搭建电路和进行仿真验证，我们验证了二进制计数器电路的正确性。
实验四：时序逻辑电路的设计与实现时序逻辑电路是一种特殊的数字电路，其输出不仅与输入信号有关，还与电路的状态有关。
在本实验中，我们通过使用时序逻辑电路，设计并实现了一个简单的时钟电路。
通过搭建电路和进行仿真验证，我们验证了时钟电路的正确性。
实验五：数字电路的优化与综合数字电路的优化与综合是数字电路设计中非常重要的环节。
在本实验中，我们通过使用逻辑代数和Karnaugh图等方法，对已有的数字电路进行了优化和综合。
数字电路实验报告3
数字电路实验报告3实验目的本实验旨在通过实际操作，进一步了解数字电路中的加法器和减法器的基本原理，并通过观察和分析实验结果，加深对数字电路的理解。
实验原理加法器加法器是数字电路中常用的逻辑电路，用于将两个二进制数相加。
常见的加法器有半加法器、全加法器等。
在本实验中，我们将使用半加法器和全加法器来实现二进制数的加法运算。
半加法器是最基本的加法器，它只能实现1位二进制数的相加。
半加法器有两个输入端A和B，表示要相加的两个二进制位，以及两个输出端Sum和Carry，分别表示相加的结果和进位。
全加法器是在半加法器的基础上进行改进，可以实现多位二进制数的相加。
全加法器有三个输入端A、B和Carry-in，分别表示要相加的两个二进制位和进位。
它还有两个输出端Sum和Carry-out，分别表示相加的结果和进位。
减法器减法器是用于实现二进制数的减法运算的数字电路。
它可以将两个二进制数相减，并得到减法的结果。
在本实验中，我们将使用全减法器来实现二进制数的减法运算。
全减法器是将半减法器进行组合得到的。
它有三个输入端A、B和Borrow-in，分别表示被减数、减数和借位。
它还有两个输出端Diff和Borrow-out，分别表示减法的结果和借位。
实验步骤1.搭建半加法器电路：根据半加法器的原理图，使用逻辑门和触发器等器件，搭建一个半加法器电路。
2.连接输入端：将两个二进制数的相应位连接到半加法器电路的输入端A和B上。
3.连接输出端：将半加法器电路的输出端Sum和Carry连接到示波器上，用于观察结果。
4.输入数据：给输入端A和B分别输入二进制数，记录输入的数值。
5.观察结果：观察示波器上显示的结果，并记录下来。
6.分析结果：根据观察到的结果，分析二进制数的相加运算是否正确，以及进位是否正确。
7.搭建全加法器电路：根据全加法器的原理图，使用逻辑门和触发器等器件，搭建一个全加法器电路。
8.连接输入端：将两个二进制数的相应位和进位信号连接到全加法器电路的输入端A、B和Carry-in上。
数字电路实验报告实验三加法器
实验三加法器一、实验目的1、掌握用SSI器件实现全加器的方法。
2、掌握用MSI组合逻辑器件实现全加器的方法。
3、掌握集成加法器的应用。
二、实验设备及器件1、数字逻辑电路实验板1块2、74HC(LS)00（四二输入与非门）1片3、74HC(LS)86（四二输入异或门）1片4、74HC(LS)153（双四选一数据选择器）1片5、74HC(LS)283（4位二进制全加器）1片6、万用表1块三、实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。
组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。
本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。
不考虑低位进位，只本位相加，称半加。
实现半加的电路，为半加器。
考虑低位进位的加法称为全加。
实现全加的电路，为全加器。
实现三个输入变量（一位二进制数）全加运算功能的电路称为1位全加器。
实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个1位全加器并行相加，逐位进位的方式。
实验用器件管脚介绍：1、74HC(LS)00（四二输入与非门）管脚如下图所示。
2、74HC(LS)86（四二输入异或门）管脚如下图所示。
3、74HC(LS)153（双四选一数据选择器）管脚如下图所示。
4、74HC(LS)283（4位二进制全加器）管脚如下图所示。
四、 实验内容与步骤1、用门电路实现全加器（基本命题）参照表达式i i i i C B A S ⊕⊕=，i i i i i i B A C B A C +⊕=+)(1，其中i S 为本位和，i C 为低位向本位的进位，1+i C 为本位向高位进位，设计用与非门74HC(LS)00及异或门74HC(LS)86实现1位全加器的实验电路图，搭接电路，用LED 显示其输出，并记录结果在下表中。
1.1电路图1.2实验结果（基本命题）2、用数选器实现全加器输出Sn参照和实验内容与步骤1完全相同的逻辑功能，设计用与非门74HC(LS)00和数选器74HC(LS)153实现1位全加器输出S n的实验电路图，搭接电路，用LED显示其输出，观察电路的逻辑功能是否与设计功能一致。
数字电路实验报告实验
数字电路实验报告实验一、引言数字电路是计算机科学与工程学科的基础，它涵盖了数字信号的产生、传输、处理和存储等方面。
通过数字电路实验，我们可以深入了解数字电路的原理和设计，掌握数字电路的基本知识和实验技巧。
本报告旨在总结和分析我所进行的数字电路实验。
二、实验目的本次实验的目的是通过搭建和测试电路，验证数字电路的基本原理，掌握数字电路实验中常用的实验仪器和操作方法。
具体实验目的如下：1. 组装和测试基础门电路，包括与门、或门、非门等。
2. 理解和实践加法器电路，掌握准确的运算方法和设计技巧。
3. 探究时序电路的工作原理，深入了解时钟信号和触发器的应用。
三、实验装置和材料1. 模块化数字实验仪器套装2. 实验台3. 数字电路芯片（例如与门、或门、非门、加法器、触发器等）4. 连接线、电源、示波器等。
四、实验步骤及结果1. 实验一：组装和测试基础门电路在实验台上搭建与门、或门、非门电路，并连接电源。
通过连接线输入不同的信号，测试输出的结果是否与预期一致。
记录实验步骤和观察结果。
2. 实验二：实践加法器电路将加法器电路搭建在实验台上，并输入两个二进制数字，通过加法器电路计算它们的和。
验证求和结果是否正确。
记录实验步骤和观察结果。
3. 实验三：探究时序电路的工作原理将时序电路搭建在实验台上，并连接时钟信号和触发器。
观察触发器的状态变化，并记录不同时钟信号下的观察结果。
分析观察结果，总结时序电路的工作原理。
五、实验结果与分析1. 实验一的结果与分析：通过测试与门、或门、非门电路的输入和输出，我们可以观察到输出是否与预期一致。
若输出与预期一致，则说明基础门电路连接正确，电路工作正常；若输出与预期不一致，则需要检查电路连接是否错误，或者芯片损坏。
通过实验一，我们可以掌握基础门电路的搭建和测试方法。
2. 实验二的结果与分析：通过实践加法器电路，我们可以输入两个二进制数字，并观察加法器电路的运算结果。
如果加法器电路能正确计算出输入数字的和，则说明加法器电路工作正常。
数字电路实验3 计数器
实验八计数器一、实验目的1．熟悉由集成触发器构成的计数器电路及其工作原理。
2．熟悉掌握常用中规模集成电路计数器及其应用方法。
二、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同，计数器可分成二进制（即2”进制）计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其它的一般称为任意进制计数器。
根据计数器的增减趋势不同，计数器可分为加法计数器—随着计数脉冲的输入而递增计数的；减法计数器—随着计数脉冲的输入而递减的；可逆计数器—既可递增，也可递减的。
根据计数脉冲引入方式不同，计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图 1.8.1(a)是由4个JK（选用双JK74LS112）触发器构成的4位二进制（十六进制）异步加法计数器，图1.8.1(b)和（c）分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FF O（最低位）在每个计数沿（CP）的下降沿（1 → 0）翻转，触发器FF1的CP端接FF0的Q0端，因而当FF O（Q O）由1→ 0时，FF1翻转。
类似地，当FF1（Q1）由1→0时，FF2翻转，FF2（Q2）由1→0时，FF3翻转。
4位二进制异步加法计数器从起始态0000到1111共十六个状态，因此，它是十六进制加法计数器，也称模16加法计数器（模M=16）。
从波形图可看到，Q0 的周期是CP周期的二倍；Q1 是Q0的二倍，CP的四倍；Q2是Q1 的二倍，Q0的四倍，CP的八倍；Q3是Q2的二倍，Q1的四倍，Q0的八倍，CP的十六倍。
所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频，这就是计数器的分频作用。
数字电路实验报告
数字电路实验报告本次实验是数字电路的实验，在本次实验中，我和我的同学们成功地完成了数字电路的实验，并且成功将LED灯显示。
1. 实验目的本次实验的目的是：通过实践操作，掌握数字电路的基础知识，能够有效地使用布尔代数和卡诺图方法进行电路设计和分析。
2. 实验基础数字电路是由数字电子元器件组成的电路。
数字电路能够处理数字信号，是所有数字计算机的基础核心部件。
数字电路的基础是数字集成电路的设计和应用。
数字电路的核心是门电路，门电路有多个种类，包括与门、或门、非门、异或门等。
门电路能够接受输入信号并输出信号，能够实现与、或、非、异或等逻辑运算。
在数字电路的实验中，我们需要掌握基本逻辑门的真值表和逻辑图，以及逻辑门的电路实现方法。
此外，我们还需要掌握一些进制转换的方法和数字电路的布线和测试方法。
3. 实验步骤本次实验中，我们的主要任务是设计和实现一个数字电路，该电路能够将数字输入转化成二进制显示输出，并且使用LED灯进行显示。
以下是我们的实验步骤。
步骤一：设计真值表首先，我们需要使用布尔代数和卡诺图方法，设计出一个真值表，该真值表能够将数字输入转换成二进制数输出。
步骤二：设计逻辑电路图在真值表的基础上，我们设计了一个逻辑电路图，该电路图包括与门、或门、非门、异或门等逻辑门电路，以及输入输出接口电路。
步骤三：建立硬件电路接下来，我们开始搭建硬件电路，将逻辑电路图中的元件进行布线连接。
步骤四：测试电路在布线完毕后，我们进行了电路的测试，确认电路能够工作，并且LED灯能够正常显示。
4. 实验结论通过本次实验，我学习到了数字电路的基础知识，能够使用布尔代数和卡诺图方法进行电路设计和分析。
我还学会了逻辑门的真值表和逻辑图的设计方法，以及数字电路的布线和测试方法。
最终，我和我的同学们成功地完成了数字电路的实验，将数字转换为二进制数并成功显示。
这次实验对我的学习和科研工作具有重要的启示和帮助。
数电项目实验报告(3篇)
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
数字电路实验报告_北邮
一、实验目的本次实验旨在通过实践操作，加深对数字电路基本原理和设计方法的理解，掌握数字电路实验的基本步骤和实验方法。
通过本次实验，培养学生的动手能力、实验技能和团队合作精神。
二、实验内容1. 实验一：TTL输入与非门74LS00逻辑功能分析（1）实验原理TTL输入与非门74LS00是一种常用的数字逻辑门，具有高抗干扰性和低功耗的特点。
本实验通过对74LS00的逻辑功能进行分析，了解其工作原理和性能指标。
（2）实验步骤① 使用实验箱和实验器材搭建74LS00与非门的实验电路。
② 通过实验箱提供的逻辑开关和指示灯，验证74LS00与非门的逻辑功能。
③ 分析实验结果，总结74LS00与非门的工作原理。
2. 实验二：数字钟设计（1）实验原理数字钟是一种典型的数字电路应用，由组合逻辑电路和时序电路组成。
本实验通过设计一个24小时数字钟，使学生掌握数字电路的基本设计方法。
（2）实验步骤① 分析数字钟的构成，包括分频器电路、时间计数器电路、振荡器电路和数字时钟的计数显示电路。
② 设计分频器电路，实现1Hz的输出信号。
③ 设计时间计数器电路，实现时、分、秒的计数。
④ 设计振荡器电路，产生稳定的时钟信号。
⑤ 设计数字时钟的计数显示电路，实现时、分、秒的显示。
⑥ 组装实验电路，测试数字钟的功能。
3. 实验三：全加器设计（1）实验原理全加器是一种数字电路，用于实现二进制数的加法运算。
本实验通过设计全加器，使学生掌握全加器的工作原理和设计方法。
（2）实验步骤① 分析全加器的逻辑功能，确定输入和输出关系。
② 使用实验箱和实验器材搭建全加器的实验电路。
③ 通过实验箱提供的逻辑开关和指示灯，验证全加器的逻辑功能。
④ 分析实验结果，总结全加器的工作原理。
三、实验结果与分析1. 实验一：TTL输入与非门74LS00逻辑功能分析实验结果表明，74LS00与非门的逻辑功能符合预期，具有良好的抗干扰性和低功耗特点。
2. 实验二：数字钟设计实验结果表明，设计的数字钟能够实现24小时计时，时、分、秒的显示准确，满足实验要求。
东南大学数字电路实验报告(三)
实验报告课程名称：计算机逻辑设计实践第三次实验实验名称：MSI设计逻辑电路院（系）：电气工程专业：电气工程姓名：黄博然学号：16012616实验室: 104 实验时间：13年11月21日评定成绩：审阅教师：一、实验目的1. 掌握常用中规模组合逻辑器件的功能和使用方法；2. 掌握逻辑函数工程设计方法；3. 掌握存储器实现复杂逻辑函数的原理和存储器的使用过程。
二、实验原理全减器:全减器是两个二进制的数进行减法运算时使用的一种运算单元。
最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。
i-1)+B i D i-1三、实验内容A）3.3节实验：用MSI进行组合逻辑函数电路设计内容1.用多种方法设计全减器电路图如下：方案二：用译码器实现电路图如下：方案四：用全加器和门电路实现实验所得真值表与理论一致2.用一个4选1数据选择器实现如下逻辑函数：Y（DCBA）=Σm（0，1，2，5，8，10，12，13）。
Y=D’C’B’A’+D’C’B’A+D’C’BA’+D’CB’A+DC’B’A’+DC’BA’+DCB’A’+DCB’A=（DC’）’+(D’C)’+C’3.人类有4 种血型：A、B、AB 和O 型。
输血时，输血者与受血者必须符合图3.3.1 的规定，否则有生命危险，利用一个4 选1 数据选择器和最少数量的与非门，完成血型配对任务。
答：设计思路：真值表：化简可得：Y=A'B'C'D'+A'B'C'D+A'B'CD'+A'B'CD+A'BC'D+A'BCD+AB'CD'+AB'CD+ABCD =A'B'+A'D+B'C+CD使用四选一数据选择器74153和两个与非门74LS00实现功能设计电路如下：经验证，该电路可实现上述功能。
数字电子技术实验报告3
实验3 集成触发器一 实验目的1.熟悉常用触发器的基本结构及其逻辑功能。
2.能用触发器设计基本的时序逻辑电路。
二 实验所用仪器、设备1.万用表 一块2.直流稳压电源 一台3.函数信号发生器 一台4.双踪示波器 一台5.数字电路实验板 一块三 实验说明触发器是组成时序逻辑电路的最基本逻辑单元，在数字系统和计算机中有着广泛的应用，集成触发器不仅作为独立的集成元件被大量使用，而且还是组成计数器、移位寄存器或其它时序电路的基本单元电路。
触发器按结构分主要有钟控式、维持阻塞式、主从式和边沿触发式四种，按功能可分为RS 触发器、D 触发器、JK 触发器、T 和触发器等，按触发方式分有边沿触发和电平触发两种。
1.D 触发器D 触发器的逻辑符号如图所示，触发器的次态决定于CP 脉冲上升沿到来之前D 的状态，即D Q 1n =+2.JK 触发器JK 触发器的逻辑符号如图5-10所示。
它的基本结构形式有主从式和边沿触发两种，且多为边沿触发，一般情况下是在CP 脉冲的下降沿触发翻转的。
触发器次态取决于下列方程：n n 1n Q K Q J Q +=+C PDRDSQQJK四实验内容1.用双D触发器74LS74实现二分频电路。
2.用双D触发器74LS74和与非门74LS00设计一个广告流水灯同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图所示，图中¤表示灯亮，◎表示灯暗。
1CP ◎¤¤¤2CP ¤◎¤¤3CP ¤¤◎¤4CP ¤¤¤◎五实验结果见附页六实验小结通过本次实验，我熟悉了触发器的工作原理，通过实验实现了一些简单的功能，并且加深了对D触发器的理解。
数电综合实验报告(3篇)
第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。
2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。
3. 通过综合实验，培养团队合作精神和实践操作能力。
二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。
2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。
3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。
三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。
（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。
（3）使用ModelSim软件对加法器进行仿真，验证其功能。
2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。
（2）使用Verilog HDL语言编写代码，实现4位计数器。
（3）使用ModelSim软件对计数器进行仿真，验证其功能。
3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。
（2）使用Verilog HDL语言编写代码，实现数字时钟功能。
（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。
四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。
2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。
3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。
五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。
2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。
3. 培养了团队合作精神和实践操作能力。
六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。
2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。
数字电路实验报告3. 组合逻辑电路
姓名: 钟新宇学号: 11911521 实验日期: 2021/3/31组合逻辑电路1.实验目的➢掌握组合逻辑电路的功能测试；➢验证半加器和全加器的逻辑功能；➢掌握集成译码器及数据选择器的原理；➢了解译码器及数据选择器的应用。
2.预习要求➢预习组合逻辑电路的分析方法；➢阅读本实验所用各门电路IC的数据手册；➢预习用与非门和异或门构成的半加器、全加器的工作原理；➢预习二进制数的运算。
3.实验器材4.实验内容4.1组合逻辑电路功能测试用2片74LS00组成图1.1所示逻辑电路，图中U1A,U1B,U1C,U1D为第一片74LS00的四个单元，U2A,U2B,U2D为第二片74LS00的其中三个单元。
图中输入A、B、C接电平开关，输出Y1、Y2接LED电平指示。
按照表1.1改变A、B、C的状态，根据LED电平指示填表，并写出Y1和Y2的逻辑表达式。
图1.1 组合逻辑电路功能测试表1.1 组合逻辑电路功能测试Y1 = A+B Y2 = A’B+B’C4.2半加器的逻辑功能测试根据半加器的逻辑表达式可知，半加器 Y 是A、B的异或，而进位 Z 是A、B相与，故半加器可用一个集成异或门和两个与非门组成如图2.1所示的电路。
其中输入A、B接电平开关，输出Y、Z接LED电平指示。
按表2.1要求改变A、B的状态，填表。
图2.1 半加器表2.1 半加器电路逻辑功能测试4.3全加器的逻辑功能测试全加器电路如图3.1所示，写出以下逻辑表达式（请使用原始输入，不要用中间结果）。
Y = A⊕B Z = C X1 =((A⊕B)C)’X2 =(((A⊕B)C)’(A⊕B))’X3 =(C((A⊕B)C)’ ) ’Si =(A⊕B)⊕C Ci =((AB)’((A⊕B)C)’)’图3.1 全加器根据以上逻辑表达式列真值表如表3.1所示，填写真值表表3.1 真值表根据真值表，画出逻辑函数Si 、Ci 的卡诺图Si 的卡诺图 Ci 的卡诺图按原理图选择与非门接线进行测试，检查逻辑功能是否与表3.1一致。
数字系统电路实验报告(3篇)
第1篇一、实验目的1. 理解数字系统电路的基本原理和组成。
2. 掌握数字电路的基本实验方法和步骤。
3. 通过实验加深对数字电路知识的理解和应用。
4. 培养学生的动手能力和团队合作精神。
二、实验原理数字系统电路是由数字逻辑电路构成的，它按照一定的逻辑关系对输入信号进行处理，产生相应的输出信号。
数字系统电路主要包括逻辑门电路、触发器、计数器、寄存器等基本单元电路。
三、实验仪器与设备1. 数字电路实验箱2. 数字万用表3. 示波器4. 逻辑分析仪5. 编程器四、实验内容1. 逻辑门电路实验（1）实验目的：熟悉TTL、CMOS逻辑门电路的逻辑功能和测试方法。
（2）实验步骤：1）搭建TTL与非门电路，测试其逻辑功能；2）搭建CMOS与非门电路，测试其逻辑功能；3）测试TTL与门、或门、非门等基本逻辑门电路的逻辑功能。
2. 触发器实验（1）实验目的：掌握触发器的逻辑功能、工作原理和应用。
（2）实验步骤：1）搭建D触发器电路，测试其逻辑功能；2）搭建JK触发器电路，测试其逻辑功能；3）搭建计数器电路，实现计数功能。
3. 计数器实验（1）实验目的：掌握计数器的逻辑功能、工作原理和应用。
（2）实验步骤：1）搭建同步计数器电路，实现加法计数功能；2）搭建异步计数器电路，实现加法计数功能；3）搭建计数器电路，实现定时功能。
4. 寄存器实验（1）实验目的：掌握寄存器的逻辑功能、工作原理和应用。
（2）实验步骤：1）搭建4位并行加法器电路，实现加法运算功能；2）搭建4位并行乘法器电路，实现乘法运算功能；3）搭建移位寄存器电路，实现数据移位功能。
五、实验结果与分析1. 逻辑门电路实验通过搭建TTL与非门电路和CMOS与非门电路，测试了它们的逻辑功能，验证了实验原理的正确性。
2. 触发器实验通过搭建D触发器和JK触发器电路，测试了它们的逻辑功能，实现了计数器电路，验证了实验原理的正确性。
3. 计数器实验通过搭建同步计数器和异步计数器电路，实现了加法计数和定时功能，验证了实验原理的正确性。
数字电路实验报告
数字电路实验报告摘要本次实验通过搭建数字电路实验平台，进行了基本门电路的实验，并观察了不同电路的输出结果。
实验结果表明，基本门电路具有逻辑运算功能，能够实现信息的存储与传输，对于数字系统的设计与应用具有重要意义。
引言数字电路是计算机系统的重要组成部分，它通过处理和传输二进制信号来实现计算和控制功能。
基本门电路作为数字电路的基础，能够实现逻辑运算。
本次实验旨在通过搭建数字电路实验平台，探究基本门电路的工作原理并观察不同电路的输出结果。
实验方法1. 实验材料：- 4个双极性开关- 8个LED灯- 不同类型的集成电路芯片：AND门、OR门、XOR门、与非门、或非门等- 电平转换电路- 电源和导线等实验器材。
2. 实验步骤：1) 将所需的芯片和开关等电路构建材料准备齐全。
2) 按照实验要求将电路连接在数字电路实验平台上。
3) 打开实验平台电源，观察电路的输出结果。
4) 按照不同的开关状态，记录实验结果并进行分析。
实验结果与分析1. 实验一：AND门电路AND门电路是最基本的逻辑门电路之一，其输出信号只有当输入信号全部为高电平时才为高电平。
通过实验搭建的AND门电路，我们可以观察到以下现象：- 当两个输入信号均为低电平时，LED灯不亮。
- 当一个输入信号为低电平，另一个输入信号为高电平时，LED灯不亮。
- 当两个输入信号均为高电平时，LED灯亮起。
实验结果表明，AND门电路的输出结果符合预期，它具备了与运算的逻辑功能。
2. 实验二：OR门电路OR门电路也是一种基本的逻辑门电路，其输出信号只有当至少一个输入信号为高电平时才为高电平。
通过实验搭建的OR门电路，我们可以观察到以下现象：- 当两个输入信号均为低电平时，LED灯不亮。
- 当一个输入信号为低电平，另一个输入信号为高电平时，LED灯亮起。
- 当两个输入信号均为高电平时，LED灯亮起。
实验结果表明，OR门电路的输出结果符合预期，它具备了或运算的逻辑功能。
数字电路实验的实验报告(3篇)
第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。
2. 熟悉数字电路实验设备和仪器的基本操作。
3. 培养实际动手能力和解决问题的能力。
4. 提高对数字电路设计和调试的实践能力。
二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验（1）验证与非门、或非门、异或门等基本逻辑门的功能。
（2）设计简单的组合逻辑电路，如全加器、译码器等。
2. 触发器实验（1）验证D触发器、JK触发器、T触发器等基本触发器的功能。
（2）设计简单的时序逻辑电路，如计数器、分频器等。
3. 组合逻辑电路实验（1）设计一个简单的组合逻辑电路，如4位二进制加法器。
（2）分析电路的输入输出关系，验证电路的正确性。
4. 时序逻辑电路实验（1）设计一个简单的时序逻辑电路，如3位二进制计数器。
（2）分析电路的输入输出关系，验证电路的正确性。
5. 数字电路仿真实验（1）利用Multisim等仿真软件，设计并仿真上述实验电路。
（2）对比实际实验结果和仿真结果，分析误差原因。
四、实验步骤1. 实验前准备（1）熟悉实验内容和要求。
（2）了解实验器材的性能和操作方法。
（3）准备好实验报告所需的表格和图纸。
2. 基本门电路实验（1）搭建与非门、或非门、异或门等基本逻辑电路。
（2）使用万用表测试电路的输入输出关系，验证电路的功能。
（3）记录实验数据，分析实验结果。
3. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发电路。
（2）使用示波器观察触发器的输出波形，验证电路的功能。
（3）记录实验数据，分析实验结果。
4. 组合逻辑电路实验（1）设计4位二进制加法器电路。
（2）搭建电路，使用万用表测试电路的输入输出关系，验证电路的正确性。
（3）记录实验数据，分析实验结果。
东南大学数字电路实验报告(三)
实验报告课程名称：计算机逻辑设计实践第三次实验实验名称：MSI设计逻辑电路院（系）：电气工程专业：电气工程姓名：黄博然学号：实验室: 104 实验时间：13年11月21日评定成绩：审阅教师：一、实验目的1. 掌握常用中规模组合逻辑器件的功能和使用方法；2. 掌握逻辑函数工程设计方法；3. 掌握存储器实现复杂逻辑函数的原理和存储器的使用过程。
二、实验原理全减器:全减器是两个二进制的数进行减法运算时使用的一种运算单元。
最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。
A iB i D i-1C iD i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1全减器输出逻辑函数如下：C i=A i⊕B i⊕D i-1 D i=A iˊ(B i⊕D i-1)+B i D i-1三、实验内容A）3.3节实验：用MSI进行组合逻辑函数电路设计内容1.用多种方法设计全减器真值表如下：Ai Bi Ci-1Pi Ci0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1电路图如下：方案二：用译码器实现电路图如下：方案四：用全加器和门电路实现实验所得真值表与理论一致2.用一个4选1数据选择器实现如下逻辑函数：Y（DCBA）=Σm（0，1，2，5，8，10，12，13）。
Y=D’C’B’A’+D’C’B’A+D’C’BA’+D’CB’A+DC’B’A’+DC’BA’+DCB’A’+DCB’A=（DC’）’+(D’C)’+C’3.人类有4 种血型：A、B、AB 和O 型。
输血时，输血者与受血者必须符合图3.3.1 的规定，否则有生命危险，利用一个 4 选 1 数据选择器和最少数量的与非门，完成血型配对任务。
数字电路实验报告(完整版)
数字电子技术实验报告2021 -2021学年第一学期XX：陶瑜学号：2021111990班级：计算机科学与技术三班座位号：31实验时间：周四下午第二讲实验指导教师:龙文杰实验2原理图：实验3代码：module ty_2021111990_3(codeout,indec);input[3:0] indec;output [6:0] codeout;reg[6:0]codeout;always(indec)begincase(indec)4'd0:codeout=7'b1111110;4'd1:codeout=7'b0110000;4'd2:codeout=7'b1101101;4'd3:codeout=7'b1110001;4'd4:codeout=7'b0110011;4'd5:codeout=7'b1011011;4'd6:codeout=7'b1011111;4'd7:codeout=7'b1110000;4'd8:codeout=7'b1111111;4'd9:codeout=7'b1111011;default: codeout=7'bx;endcaseendendmodule实验4原理图和波形图：实验5原理图和波形图:实验6原理图和波形图：实验6代码：1：计数器module jishuqi(d,clk,clr,load,ud,q,cout); parameter n=4;input[n-1:0] d;input clk,clr,load,ud;output reg[n-1:0] q;output cout;assign cout=(ud&(q==9))|(~ud&(q==0)); always (posedge clk,negedge clr)if(!clr)q<=0;else if(load)q<=d;else if(ud)if(q<9) q<=q+1;else q<=0;elseif(q>0) q<=q-1;else q<=9;endmodule2：7段译码器：module decode4_7(a,b,c,d,e,f,g,q);input[3:0]q;output a,b,c,d,e,f,g;reg[6:0]codeout;always (q)begincase(q)4'd0:codeout=7'b1111110;4'd1:codeout=7'b0110000;4'd2:codeout=7'b1101101;4'd3:codeout=7'b1110001;4'd4:codeout=7'b0110011;4'd5:codeout=7'b1011011;4'd6:codeout=7'b1011111;4'd7:codeout=7'b1110000;4'd8:codeout=7'b1111111;4'd9:codeout=7'b1111011;default: codeout=7'bx;endcaseendassign {a,b,c,d,e,f,g} = codeout[6:0]; endmodule实验7原理图和波形图：实验7代码：1.分频器module divfreq(clk,out); input clk;output reg out;reg [12:0] q5000;always (posedge clk)beginif(q5000<=2499)beginout<=1;q5000<=q5000+1;endelse if (q5000<4999)beginout<=0;q5000<=q5000+1;endelseq5000<=0;endendmodule2.计数器module counter100(set,out,out2,q100); output reg out2;input out;input [6:0] set; output reg [7:0] q100; always (posedge out) beginif (q100<set) beginout2<=1;q100<=q100+1; endelse if (q100<99) beginout2<=0;q100<=q100+1; endelse q100<=0; endendmodule。
数字电路实验报告 2023年数字电路实训报告(精彩7篇)
数字电路实验报告2023年数字电路实训报告（精彩7篇）用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。
由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。
下面是作者给大家整理的7篇2023年数字电路实训报告，希望可以启发您对于数字电路实验报告的写作思路。
数字电路实训报告篇一一、实训时间__二、实训地点__电工电子实习基地三、指导老师__四、实训目的1、熟悉电工工具的使用方法。
2、了解安全用电的有关知识及触电的急救方法。
3、掌握电工基本操作技能。
4、熟悉电动机控制电路的调试及故障排除方法。
5、熟悉电动机板前配线的工艺流程及安装方法。
6、了解电动机正转反转电路设计的一般步骤，并掌握电路图的绘制方法。
7、熟悉常用电器元件的性能、结构、型号、规格及使用范围。
五、实训资料（一）常用低压电器介绍1、螺旋式熔断器螺旋式熔断器电路中较简单的短路保护装置，使用中，由于电流超过容许值产生的热量使串联于主电路中的熔体熔化而切断电路，防止电器设备短路或严重过载。
它由熔体、熔管、盖板、指示灯和触刀组成。
选取熔断器时不仅仅要满足熔断器的形式贴合线路和安装要求，且务必满足熔断器额定电压小于线路工作电压，熔断器额定电流小于线路工作电流。
2、热继电器热继电器是用来保护电动机使之免受长期过载的危害。
但是由于热继电器的热惯性，它只能做过载保护。
它由热元件、触头系统、动作机构、复位按钮、整定电流装置、升温补偿元件组成。
其工作原理为：热元件串接在电动机定子绕组仲，电动机绕组电流即为流动热元件的电流。
电动机正常运行时热元件产生热量虽能使双金属片弯曲还不足以使继电器动作。
电动机过载时，经过热元件电流增大，热元件热量增加，使双金属片弯曲增大，经过一段时光后，双金属片推动导板使继电器出头动作，从而切断电动机控制电路。
3、按钮开关按钮开关是用来接通或断开控制电路的，电流比较小。
按钮由动触点和静触点组成。
其工作原理为：按下按钮时，动触点就把下边的静触点接通而断开上边的静触点。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验报告3暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称三态门特性研究和典型应用指导教师实验项目编号 0806003803实验项目类型验证型实验地点 B406 学生姓名学号学院电气信息学院系专业电子信息科学与技术实验时间 2013 年5 月27日上午～月日午温度℃湿度三态门特性研究和典型应用一、实验目的1.学习应用实验的方法分析组合逻辑电路功能。
2.熟悉三态门逻辑特性和使用方法。
3.掌握三态门的典型应用，熟悉三态门输出控制和构成总线的应用。
4.学习数字系统综合实验平台可编辑数字波形发生器使用方法。
二、实验器件、仪器和设备1. 4双输入与非门74LS00 1片2. 4三态输出缓冲器74LS125 1片3. 4异或门74LS86 1片4. 数字万用表UT56 1台5. TDS－4数字系统综合实验平台 1台6. PC机（数字信号显示仪） 1台7. GOS－6051示波器 1台芯片引脚图三、实验步骤和测试分析1、三态门逻辑特性测试（用表格记录测试数据）①74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
②74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
三态门负载测试电路图负载测试数据表格当三态门处于高阻态时，输出值F不受输入电平值A影响，而受与非门输入端B点电压值的影响，当B为高电平时，F较高，当B为低电平时，F较低。
当三态门的输出使能端输入的电平有效时，三态门正常工作；当三态门的输出使能端输入的电平无效时，三态门将呈现高阻抗状态（Z状态），这时输出的不是一个有效的逻辑电平，没有一个确定的输出电压值，输出电压值受到以三态门输出端为其一输入端的下一级芯片的其他输入端的电压影响。
2．三态缓冲器实现信号单向三路总线传输画出用74LS125芯片构成如右逻辑电路图的实验接线图，根据实验接线图组装三路输入信号经一根总线传送的单向公共总线逻辑电路，并进行测试分析。
用74LS125芯片构成的逻辑电路图测试分析要求：①输入信号A和B由数字系统综合实验平台的逻辑电平信号源提供：其中 A＝0V，B＝5V。
输入信号C由综合实验平台的固定频率时钟源提供：C为0.1MHz方波。
②总线中三态门的三个控制信号ENA～ENC由学生自行编辑，通过TDS-4 型数字系统综合实验平台上的可编辑数字波形发生器编辑实现，将控制信号ENA～ENC按照下图所示的时序进行编辑。
选择频率为50KHz。
③ 用数字信号显示仪同时观察和记录三态缓冲器实现信号单向三路总线传输电路的输入信号A、B、C，三态门的三个控制信号ENA～ENC和总线输出信号Y。
④根据数字信号显示仪显示出的输入信号、控制信号和输出信号，详细分析总结单向三路总线传输电路的“总线”结构原理、工作特点以及工作注意事项。
电路的输入信号、控制信号和输出信号波形从图中可看出：当ENA、ENB、ENC分别为0、1、1时，即当输出使能端中只有为低电平有效时，输出信号Y与输入信号A相同，则输出的信号就是信号A；相同的，当输出使能端中只有ENB为低电平有效时，输出的信号就是信号B；当输出使能端中只有ENC为低电平有效时，输出的信号就是信号C；单向三路总线传输电路的“总线”结构原理：将三个三态输出端接在一起就构成了单向三路三态总线，当某个三态缓冲器被使能时，其输出信号与输入信号相同。
工作特点及工作注意事项：在三态总线中，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
四、问题回答和实验小结（1）问题回答：1.总结三态门的基本特性及使用注意事项。
答：三态门的三态输出，就是逻辑电路的输出端不仅可以输出0和1，还可以呈现高阻抗状态。
呈现高阻抗的输出的只有很小的漏电流（可以忽略），就好像没有和外部电路连接一样。
注意事项：当多个三态输出端接在一起时，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
多于一个三态输出端同时有效，将导致总线逻辑混乱，甚至造成逻辑电路因输出电流过大而损坏。
2.三态门有哪些应用？三态门为什么能用于总线数据传输？答：应用：1、将多个三态输出端接在一起就构成了单向三态总线。
2、利用三态门还能用于实现数据的双向传输。
三态门之所以能用于总线数据传输，是因为当当某个三态缓冲器被使能时，其输出信号与输入信号相同，且“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
3. 对74LS125器件，其控制使能信号0时，输出Y与A之间的逻辑关系？若1时，则输出Y？答：对于74LS125器件，其控制使能信号为0时，输出Y与输入A的电平相同；若控制使能信号为1时，输出Y不受A的影响，为高阻抗状态，输出的不是一个有效的逻辑电平，没有一个确定的输出电压值，输出电压值受到以三态门输出端为其一输入端的下一级芯片的其他输入端的电压影响。
4. 实验过程遇到的问题、现象及是否解决？怎样解决？答：刚开始时，利用数据显示仪得到图像后，对图象进行压缩，然而压缩多次后，信号C都为低电平，而不是0.1MHz的方波。
重新采样，压缩后，信号C都不是0.1MHz的方波，而是高电平或者低电平。
我们检查电路后，又发现没有出错。
最后我们发现应该是采样频率选错，我们将采样频率将原来的100KHz改为500KHz后，终于得到了正确的信号C，解决了问题。
（2）实验小结通过这次实验，我学会了数字系统综合实验平台可编辑数字波形发生器使用方法。
了解了三态门逻辑特性和使用方法。
了解了三态门输出控制和构成总线的应用。
暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称三态门特性研究和典型应用指导教师实验项目编号 0806003803实验项目类型验证型实验地点 B406 学生姓名学号学院电气信息学院系专业电子信息科学与技术实验时间 2013 年5 月27日上午～月日午温度℃湿度三态门特性研究和典型应用一、实验目的1.学习应用实验的方法分析组合逻辑电路功能。
2.熟悉三态门逻辑特性和使用方法。
3.掌握三态门的典型应用，熟悉三态门输出控制和构成总线的应用。
4.学习数字系统综合实验平台可编辑数字波形发生器使用方法。
二、实验器件、仪器和设备1. 4双输入与非门74LS00 1片2. 4三态输出缓冲器74LS125 1片3. 4异或门74LS86 1片4. 数字万用表UT56 1台5. TDS－4数字系统综合实验平台 1台6. PC机（数字信号显示仪） 1台7. GOS－6051示波器 1台芯片引脚图三、实验步骤和测试分析1、三态门逻辑特性测试（用表格记录测试数据）①74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
②74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
测试电路图及数据表格如下页所示。
三态门负载测试电路图负载测试数据表格当三态门处于高阻态时，输出值F不受输入电平值A影响，而受与非门输入端B点电压值的影响，当B为高电平时，F较高，当B为低电平时，F较低。
当三态门的输出使能端输入的电平有效时，三态门正常工作；当三态门的输出使能端输入的电平无效时，三态门将呈现高阻抗状态（Z状态），这时输出的不是一个有效的逻辑电平，没有一个确定的输出电压值，输出电压值受到以三态门输出端为其一输入端的下一级芯片的其他输入端的电压影响。
2．三态缓冲器实现信号单向三路总线传输画出用74LS125芯片构成如右逻辑电路图的实验接线图，根据实验接线图组装三路输入信号经一根总线传送的单向公共总线逻辑电路，并进行测试分析。
用74LS125芯片构成的逻辑电路图测试分析要求：①输入信号A和B由数字系统综合实验平台的逻辑电平信号源提供：其中 A＝0V，B＝5V。
输入信号C由综合实验平台的固定频率时钟源提供：C为0.1MHz方波。
②总线中三态门的三个控制信号ENA～ENC由学生自行编辑，通过TDS-4 型数字系统综合实验平台上的可编辑数字波形发生器编辑实现，将控制信号ENA～ENC按照下图所示的时序进行编辑。
选择频率为50KHz。
③ 用数字信号显示仪同时观察和记录三态缓冲器实现信号单向三路总线传输电路的输入信号A、B、C，三态门的三个控制信号ENA～ENC和总线输出信号Y。
④根据数字信号显示仪显示出的输入信号、控制信号和输出信号，详细分析总结单向三路总线传输电路的“总线”结构原理、工作特点以及工作注意事项。
电路的输入信号、控制信号和输出信号波形从图中可看出：当ENA、ENB、ENC分别为0、1、1时，即当输出使能端中只有为低电平有效时，输出信号Y与输入信号A相同，则输出的信号就是信号A；相同的，当输出使能端中只有ENB为低电平有效时，输出的信号就是信号B；当输出使能端中只有ENC为低电平有效时，输出的信号就是信号C；单向三路总线传输电路的“总线”结构原理：将三个三态输出端接在一起就构成了单向三路三态总线，当某个三态缓冲器被使能时，其输出信号与输入信号相同。
工作特点及工作注意事项：在三态总线中，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
四、问题回答和实验小结（1）问题回答：1.总结三态门的基本特性及使用注意事项。
答：三态门的三态输出，就是逻辑电路的输出端不仅可以输出0和1，还可以呈现高阻抗状态。
呈现高阻抗的输出的只有很小的漏电流（可以忽略），就好像没有和外部电路连接一样。
注意事项：当多个三态输出端接在一起时，“输出使能”控制电路必须保证任何时刻最多只能有一个三态缓冲器被使能，其他三态输出端都工作于高阻抗状态。
多于一个三态输出端同时有效，将导致总线逻辑混乱，甚至造成逻辑电路因输出电流过大而损坏。
2.三态门有哪些应用？三态门为什么能用于总线数据传输？答：应用：1、将多个三态输出端接在一起就构成了单向三态总线。