智力竞赛抢答装置设计
实验二 智力抢答器的设计
实验二智能抢答器的设计一实验目的熟悉抢答器的设计原理、了解其功能、掌握设计方法。
二实验设备PC 微机一台，TD-DS 实验箱一台，TD-DS-MAXII 扩展板一块。
三实验内容(1) 设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。
(2) 电路具有第一抢答信号的鉴别和锁存功能。
(3) 设置计分、计时电路。
根据系统设计要求可知，系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR，系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。
根据以上的分析，我们可将整个系统分为三个主要模块：抢答鉴别模块QDJB；抢答计时模块JSQ；抢答计分模块JFQ。
对于需显示的信息，需增加或外接译码器，进行显示译码。
四实验步骤1.在D盘建立五个文件夹，QDJB、JFQ、JSQ、YMQ、QDQSJ。
2. 运行Quartus II 软件，选择File..New Project Wizard 菜单建立一个新工程。
工程名称及顶层文件名称为QDJB，器件设置对话框中选择EPM240T100C5 芯片，完成新工程的建立。
3. 选择File..New 菜单，创建VHDL 描述语言设计文件，打开文本编辑器界面。
4. 选择File..Save As 菜单，将创建的VHDL 设计文件保存为QDJB.VHD。
5. 在文本编辑器界面中编写VHDL 程序，代码如下：--QDJB.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY QDJB ISPORT(CLR: IN STD_LOGIC;A,B,C,D: IN STD_LOGIC;A1,B1,C1,D1: OUT STD_LOGIC;STATES: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END ENTITY QDJB;ARCHITECTURE ART OF QDJB ISCONSTANT W1: STD_LOGIC_VECTOR:="0001";CONSTANT W2: STD_LOGIC_VECTOR:="0010";CONSTANT W3: STD_LOGIC_VECTOR:="0100";CONSTANT W4: STD_LOGIC_VECTOR:="1000";BEGINPROCESS(CLR,A,B,C,D) ISBEGINIF CLR='1' THEN STATES<="0000";ELSIF (A='1'AND B='0'AND C='0'AND D='0') THENA1<='1'; B1<='0'; C1<='0'; D1<='0'; STATES<=W1;ELSIF (A='0'AND B='1'AND C='0'AND D='0') THENA1<='0'; B1<='1'; C1<='0'; D1<='0'; STATES<=W2;ELSIF (A='0'AND B='0'AND C='1'AND D='0') THENA1<='1'; B1<='0'; C1<='1'; D1<='0'; STATES<=W3;ELSIF (A='0'AND B='0'AND C='0'AND D='1') THENA1<='0'; B1<='0'; C1<='0'; D1<='1'; STATES<=W4;END IF;END PROCESS;END ARCHITECTURE ART;6. 选择piler Tool 菜单，编译QDJB.VHD 源文件。
智力竞赛抢答装置实验报告
智力竞赛抢答装置实验报告智力竞赛抢答装置实验报告一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；2、熟悉智力竞赛抢答器的工作原理；3、认识简答数字系统设计、调试及故障排除技术手段。
二、实验原理为四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
智力竞赛抢答器装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP 端，引脚排列间附录；F2为双4输入与非门74LS20；F3是由74ＬＳ００组成的多谐阻抗；Ｆ４是由７４ＬＳ７４组成的四分频电路；Ｆ３、Ｆ４组成抢答器中的ＣＰ时钟脉冲源。
抢答开始时，由主持人清除脉冲，按下复位开关Ｓ，７４ＬＳ１７５的输出Ｑ１～Ｑ４全为０，所有发光二极管ＬＥＤ灯均熄灭，当主持人宣布“抢答开始”后，首先做出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门Ｆ２送出信号锁住其余３个抢答者的电路，不再收受其他信号，直到主持人再次清除信号为止。
三、实验设备与器件（1）+5V直流电源（2）逻辑电平开关（3）逻辑电平显示器（4）双踪示波器（5）数字频率计（6）直流数字电压表（7）74LS175，74LS20，74LS74，74LS00四、实验内容（1）测试各触发器及各逻辑门的逻辑功能。
测试方法参照数字电子技术基础实验的有关内容，判断器件的好坏。
（2）按图10-1接线，抢答器五个开关实验装置上的逻辑开关，发光二极管接电平显示器。
（3）断开抢答器电路中所CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10kΩ电位器，使其输出脉冲阈值约4kHz，观察F3和F4输出波形及测试其阈值。
（4）测试抢答器电路机能。
接通+5V电源，CP端接实验装置上连续脉冲源，取重复频率约1kHz。
1）抢答开始前，开关K1，K2，K3，K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。
抢答开始，K1，K2，K3，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将六个其他三个开关中任一个置“1”，观察发光二极管的亮、灭有否改变。
多路智力竞赛抢答器的设计
多路智力竞赛抢答器的设计多路智力竞赛抢答器是一个用于智力竞赛中的设备，用于记录和管理参赛者的抢答顺序和答题情况。
它可以在比赛中提供公平、公正和高效的抢答环境，确保比赛的公正性和准确性。
下面是一个多路智力竞赛抢答器的设计，包含以下几个方面的内容。
一、硬件设计：1.抢答器主控制模块：用于控制整个抢答器的工作流程，包括参赛者抢答按钮的触发、显示屏的刷新以及结果的显示。
2.抢答按钮模块：每个参赛者都有一个抢答按钮，用于在抢答时触发抢答信号，并将信号传递给主控制模块。
3.显示屏：用于显示当前抢答顺序、参赛者的编号和答题情况等信息。
4.信号接口模块：用于接收和发送抢答信号，确保信号的稳定传输和准确记录。
二、软件设计：1.参赛者管理：可以添加、修改和删除参赛者信息，包括编号、姓名和其他个人信息。
2.抢答顺序生成算法：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.抢答计时器：记录每个参赛者的抢答时间，以毫秒为单位，确保答题时间的准确性。
4.答题结果记录：记录每个参赛者的答题情况，包括答题是否正确、答题时间和得分等信息。
三、工作流程：1.参赛者注册：在比赛开始前，将参赛者的信息录入系统，并为每个参赛者分配一个唯一的编号。
2.抢答顺序生成：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.比赛开始：显示屏上显示第一个参赛者的编号，并开始计时。
4.抢答过程：参赛者可以按下抢答按钮进行抢答，主控制模块接收到抢答信号后，记录抢答时间，并显示下一个参赛者的编号。
5.答题过程：参赛者按照题目进行答题，系统记录答题情况，并根据答题结果给予相应的得分。
6.比赛结束：显示屏上显示比赛结果，包括参赛者的得分和排名等信息。
四、安全性设计：1.数据备份：系统应具备数据备份功能，确保比赛数据在意外情况下的安全性。
2.故障恢复：系统应具备故障恢复功能，如断电恢复、程序崩溃等情况下能够自动恢复并继续比赛。
四组智力竞赛抢答器设计
哈尔滨工程大学项目报告项目名称：四组智力竞赛抢答器设计班级：20100434学号：2010043402姓名：赵涛项目难度项目答辩项目报告总分项目成绩项目名称：四组智力抢答器设计项目简介：四组智力抢答器设计的主要内容包括：设计四组智力抢答器设计的硬件模型、编写I/O分配表、画PLC接线图、编写梯形图程序以及程序的调试和运行。
1、四组智力抢答器设计的控制要求：四组智力抢答器如图1所示。
知识竞赛抢答器能适合以下比赛规则：出题后，各队员抢答必须在主持人说出“开始”并按下裁判台的开始按钮SB1后10S内抢答。
（若有选手在主持人未按下开始按钮就开始抢答则报警）10S时间到，如无队抢答，则抢答器给出时间已到信号，该题作废。
在有队抢答的情况下，则抢答器发出“抢答”信号，抢到题的队必须在15S内答完题，如15S内未答完，则作超时违规处理，信号灯发出超时信号，答题结束。
主持人抢答超时开始答题超时选手一选手二选手三选手四信号灯1信号灯2信号灯3信号灯41号犯规灯2号犯规灯3号犯规灯4号犯规灯图1 四组智力抢答器示意图2、时序图：根据四组智力抢答器的控制要求，四组智力抢答器的时序图如图2所示，这是编制梯形图的基础。
开始SB1停止SB2抢答超时计时答题超时计时提前抢答报警答题超时报警10S15S抢答指示灯提前抢答某位抢答成功图2 四组智力抢答器时序图3、I/O地址分配表根据四组智力抢答器的控制要求，本系统所用的硬件包括西门子S7-300 PLC、启动按钮SB1、停止按钮SB2、输出器件。
系统的I/O分配表如表1所示。
表1 I/O地址表输入输出地址代号输入信号地址代号输出信号I1.0SB1主持人开始按钮Q11.0HL0主持人灯I1.1SB2主持人停止按钮Q11.1HL1信号灯1I1.2SQ1一号选手按钮Q11.2HL2信号灯2I1.3 SQ2 二号选手按钮Q11.3 HL3 信号灯3I2.0 SQ3 三号选手按钮Q12.0 HL4 信号灯4I2.1 SQ4 四号选手按钮Q12.1 HL5 抢答超时灯Q12.2 HL6 1号犯规灯Q12.3 HL7 2号犯规灯Q13.0 HL8 3号犯规灯Q13.1 HL9 4号犯规灯Q13.2 HL10 答题超时灯4、系统接线图：根据四组智力抢答器的控制要求，PLC 接线图如图3所示 。
课程设计报告(四人智力抢答器)
智力竞赛抢答计时器一、设计要求与任务1设计任务智力竞赛抢答器是一名裁判员，他的任务是从若干竞赛者中确定最先抢答者，并要求参赛者在规定的时间里回答完问题。
本设计要求设计一个四人参加的智力竞赛抢答器，每个参赛者控制一个按钮，用按动按钮发出抢答信号；竞赛主持人另有一个按钮，用于将电路复位，竞赛开始后，先按动按钮者将对应的一个发光二级管点亮，此后其他三人再按动按钮对电路不起作用，同时电路具有回答问题时间控制功能，要求回答时间小于60秒（显示0~59），时间显示选用倒计时方式，当达到规定时间时给出警告（警告灯闪烁）。
2设计要求1）4名选手编号分别为1，2，3，4；各有一个按钮，按钮的编号与选手编号灯对应，也分别为1，2，3，4；2）给主持人设置一个控制开关按钮，用来控制系统清零（抢答显示灯，数码管灭灯）和抢答的开始。
3）抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即补锁存，并输入编码电器，并在抢答显示器上显示时钟倒计时，封锁其他选手抢答。
直到抢答倒计时回到“0”后，回答时间到，由主持人将系统清零；4）抢答器具有定时（60秒）回答功能，当主持人按下开始按钮，并有选手第一时间抢答时，定时器开始计时，并在数码管上显示倒计时时间，倒计时结束时，回答时间到，蜂鸣器音响持续1秒，由主持人手动清零，进入下一道题的抢答环节；5）计时器采用频率为1HZ的脉冲信号作为定时计数器的CP信号，抢答电路中74LS161，CP则采用1KHZ，观察较为明显些。
二、硬件电路设计及描述由于设计任务是倒计时器，所以要用到减法器，又因为是十进制的所以我选择的主要芯片是74LS192两片，抢答功能，我利用了74LS161的预置功能，若有选手抢答时，74LS161不断反馈，不断循环预置功能，预置后，其他选手再按下抢答开关，也显示不出来，被封锁；接下来是实现显示的功能，我用的是74LS48芯片和共阴极七段显示器个两片，再根据需要我还用了74LS00（与非门）、74LS04（非门）。
智力竞赛抢答计时器的设计方案
目录一、概述———————————————————————2二、设计任务书————————————————————2三、电路的组成及工作原理———————————————3四、设计步骤及方法——————————————————4五、安装与调试————————————————————8六、元件明细表———————————————————11七、总结——————————————————————11八、参考文献————————————————————11概述智力竞赛抢答计时器是一名计时的裁判员，它的任务是从若干名竞赛者中确定出.最先的抢答者，并要求参赛者在规定的时间内回答完问题。
设计任务书一、设计题目：智力竞赛抢答计时器二、技术要求：1.设计一个三人参加的智力竞赛抢答计时器。
2.当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响。
此时，抢答器不再接收其他输入信号。
3.电路具有控制回答问题时间的功能。
要求回答问题的时间小于100秒（显示为0~99），时间显示采用倒计时的方式。
当达到限定时间是，发出声响以示警告。
三、给定条件及元器件：1.要求电路主要选用中规模TTL集成电路CT74系列。
2.电源电压为5V。
3.用LED数码管显示时间。
四、设计内容：1.电路各部分的组成和工作原理。
2.元器件的选取及其电路图和功能。
1.整机电路图2.元件明细表3.参考文献4.在设计过程中遇到任何问题，其原因及解决办法的心得体会。
电路的组成及工作原理根据上面所说的功能要求，智力竞赛抢答计事系统的组成框图如下图所示。
它主要有六部分组成：图1 智力竞赛抢答计时器系统组成框图一、抢答器——是智力竞赛抢答器的核心。
当参赛者的任意一位首先按下抢答开关时，抢答器即刻接受该信号，指使相应发光极管亮（或音响电路发出声音），与此同时，封锁住其他参赛者的输入信号。
二、清零装置——供比赛开始前裁判员使用。
它能保证比赛前触发器统一清零，避免电路的误动作和抢答过程的不公平。
智力竞赛抢答器设计
智力竞赛抢答器设计随着知识经济的快速发展，智力竞赛作为一种独特的文化现象，越来越受到大众的和喜爱。
抢答器作为智力竞赛中的重要设备，具有举足轻重的地位。
本文将围绕智力竞赛抢答器设计展开讨论，深入剖析其需求、思路及具体实现方法。
一、需求分析智力竞赛抢答器的主要需求方是竞赛组织者、参赛者和观众。
抢答器应具备快速、准确、稳定的特点，以便在竞赛中充分发挥作用，提高竞技体验和公平性。
此外，抢答器还需具备良好的操作界面，以便参赛者快速上手。
二、设计思路1、抢答器外观设计抢答器的外观应简洁大方，符合现代审美观念。
同时，要注重实用性，以便参赛者能够方便快捷地操作。
2、抢答器功能设计抢答器应具备以下基本功能：（1）实时显示题目和倒计时：抢答器应展示当前题目的内容，并设置倒计时功能，以便参赛者合理安排答题时间。
（2）抢答功能：抢答器应允许参赛者通过按钮或触摸屏等方式进行抢答，并自动判断抢答是否有效。
（3）声音提示功能：当抢答器检测到有效抢答时，应发出声音提示，以便所有参赛者和观众知晓。
（4）计时功能：抢答器应具备计时功能，以便在竞赛全程中掌握时间。
3、技术实现抢答器的技术实现应考虑以下几个方面：（1）稳定性：抢答器应采用可靠的硬件和软件方案，确保在竞赛过程中不会出现故障。
（2）可扩展性：抢答器应具备良好的可扩展性，以便根据不同竞赛需求进行功能扩展和升级。
（3）交互性：抢答器应支持多种交互方式，如按钮、触摸屏等，以便参赛者根据个人习惯选择操作。
三、输入关键词在智力竞赛抢答器设计中，以下关键词至关重要：1、稳定性：抢答器的稳定性直接决定了其可用性和可靠性。
设计过程中应采用成熟的硬件和软件方案，确保设备在长时间使用和大量竞赛中稳定运行。
2、可扩展性：考虑到不同竞赛场景和需求，抢答器应具备良好的可扩展性，以便根据实际需求增加或优化功能。
这有助于延长抢答器的使用寿命，并适应未来可能的变化。
3、用户友好性：抢答器的操作应简单直观，支持多种交互方式，以便参赛者和观众快速上手和操作。
智力竞赛抢答装置实验报告_1
( 实验报告)姓名：____________________单位：____________________日期：____________________编号：YB-BH-004598智力竞赛抢答装置实验报告An experimental report on the device for answering questions in智力竞赛抢答装置实验报告智力竞赛抢答装置实验报告一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；2、熟悉智力竞赛抢答器的工作原理；3、了解简答数字系统设计、调试及故障排除方法。
二、实验原理下图为四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
智力竞赛抢答器装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端，引脚排列间附录；F2为双4输入与非门74LS20；F3是由74ＬＳ００组成的多谐振荡器；Ｆ４是由７４ＬＳ７４组成的四分频电路；Ｆ３、Ｆ４组成抢答器中的ＣＰ时钟脉冲源。
抢答开始时，由主持人清除信号，按下复位开关Ｓ，７４ＬＳ１７５的输出Ｑ１～Ｑ４全为０，所有发光二极管ＬＥＤ灯均熄灭，当主持人宣布“抢答开始”后，首先做出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门Ｆ２送出信号锁住其余３个抢答者的电路，不再收受其他信号，直到主持人再次清除信号为止。
三、实验设备与器件（1）+5V直流电源（2）逻辑电平开关（3）逻辑电平显示器（4）双踪示波器（5）数字频率计（6）直流数字电压表（7）74LS175，74LS20，74LS74，74LS00四、实验内容（1）测试各触发器及各逻辑门的逻辑功能。
测试方法参照数字电子技术基础实验的有关内容，判断器件的好坏。
（2）按图10-1接线，抢答器五个开关接实验装置上的逻辑开关，发光二极管接电平显示器。
（3）断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10kΩ电位器，使其输出脉冲频率约4kHz，观察F3和F4输出波形及测试其频率。
智力竞赛抢答装置的设计与调试设计方案
调试成果展示
装置响应时间
在多次测试中，装置的平均响应时间达到了预期目标，能够满足快 速抢答的需求。
准确性测试
通过对比人工计时和装置计时的结果，验证了装置的准确性，误差 范围在可接受范围内。
稳定性评估
在长时间连续工作中，装置未出现明显的性能下降或故障，表现出良 好的稳定性。
存在问题分析
测试用例设计与执行
根据功能需求和性能指标设计全面的测试用例，并严格按 照测试计划执行测试工作；记录测试过程中出现的问题和 异常现象，并进行详细分析。
结果分析与改进建议
对测试结果进行统计分析，评估系统的整体性能和稳定性 ；针对存在的问题提出改进建议并进行优化迭代。
04 抢答机制设定及策略优化
CHAPTER
功能定位
实现抢答按钮、信号传输、主控 制器、显示屏等核心功能部件的 集成与优化。
技术路线选择及依据
技术路线
采用嵌入式系统设计方案，结合硬件 电路设计与软件编程实现抢答装置功 能。
依据
嵌入式系统具有高性能、低功耗、易 扩展等优势，适用于智力竞赛抢答装 置的开发需求。
预期成果与效益分析
预期成果
成功研发出符合赛事需求的智力竞赛抢答装置，并通过实际测试验证其性能与 稳定性。
偶尔的误触发
在某些情况下，装置可能会出现误触发的情况，导致非抢答环节 的干扰。
操作界面不够友好
对于非专业人员来说，操作界面可能略显复杂，需要一定的学习成 本。
抗干扰能力有待提升
在电磁干扰较强的环境下，装置的性能可能会受到一定影响。
改进措施建议
优化触发机制
通过改进触发算法和硬件设计，降低误触发的概率， 提高装置的可靠性。
多功能集成
智力抢答器的设计
在许多比赛活动中，为了准确．公正，直观地 判断出第一抢答着，通常设置一台抢答器，通 过数显．灯光及音响等多种手段指示出第一抢 答者．同时，还可以设置计时．计分．犯规奖 惩记录等多种功能．
二．设计要求
• １．设计一个４组参加的智力竞赛抢大计时器．每
组设置一个抢答按钮供抢答者使用．
• ２．电路具有第一抢答信号的鉴别和锁存功
目标芯片引脚号
2 17 18 19 21 23 78,73-70,67,66 29,28,27 3 22
七.硬件验证
1.按下键7, d5显示7。 2.按下键8，同时按下键3-7，使
数码管处于高电平。 3.使 host 键一直亮。分别按下键
3-6中的任意一个， D8显示不同 的 结果。
END CH41A;
ARCHITECTURE CH41_ARC OF CH41A IS
BEGIN
PROCESS(D1,D2,D3,D4)
VARIABLE TMP:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
TMP:=D1&D2&D3&D4;
CASE TMP IS
WHEN"0111"=>Q<="0001";
WHEN"0010"=>Q<="1011011";
WHEN"0011"=>Q<="1001111";
WHEN"0100"=>Q<="1100110";
WHEN"0101"=>Q<="1101101";
开放课题智力竞赛抢答器设计报告(1)
开放课题智力竞赛抢答器设计报告(1)
开放课题智力竞赛抢答器设计报告
一、研究背景
近年来，随着智力竞赛的普及，抢答器逐渐成为一种必备的比赛工具。
然而，市面上的大部分抢答器均为封闭式设计，不能自由添加或删除
选手，且难以满足比赛的开放性需求。
因此，本研究旨在设计一种开
放式抢答器，以便更好地满足各类智力竞赛的需求。
二、研究目的
1. 设计一种可以自由添加或删除选手的抢答器；
2. 将抢答器的操作界面设计的更加简便易懂；
3. 提高抢答器的响应速度，确保比赛的公平性。
三、研究方法
1. 采用传感器和单片机技术，实现抢答器的数据采集、处理、控制等
功能；
2. 使用九宫格设计，将选手编号、“抢答”、“禁止抢答”等按钮布
局在一个面板上，加强操作的一体性；
3. 采用光电耦合器隔离电路，防止不同选手之间的信号干扰，确保系
统的稳定、可靠。
四、研究结果
1. 设计一种可自由添加或删除选手的抢答器，满足比赛的开放性需求；
2. 操作界面采用九宫格设计，简易易懂，方便比赛操作；
3. 抢答器响应速度快，确保比赛的公平性。
五、研究结论
本研究设计并制作了一种开放式抢答器，实现了可自由添加或删除选
手和九宫格界面设计等功能，提高了抢答器的响应速度，满足了比赛
的开放性方便管理，确保了比赛的公平性。
六、研究价值
本研究设计的开放式抢答器可以广泛应用于各类智力竞赛、知识竞赛，优化比赛操作流程，提高比赛的公平性和更好的满足不同比赛需求。
同时，设计方法和技术有很大的推广和应用价值。
多路(十路)智力竞赛抢答器设计报告(完全版)
多路智力竞赛抢答器设计报告一、题目：任务设计一个多路智力竞赛抢答器。
设计要求1、基本要求（1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
（2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分（1）扩展为10路（1～10）智力竞赛抢答器。
（2）设计抢答最长时间（30秒）限制和倒计时显示。
二、设计方案选取与论证：获得如图所示十路30秒倒计时抢答器的原理图。
原理图由倒计时部分和抢答器部分组成。
1、原理分析抢答器部分原理：用10个选手按键通过二极管直接控制4511输入端，一旦按键接通，4511则使7段数码管显示相应的数字。
初始状态个位和十位数码管均显示“10”，其锁存端电位为0。
在显示数字1—9时，十位数码管保持显示“0”，a 段输出是高电平，与个位数码管的f 端输出进行运算后接入4511的锁存端。
将个位数码管的g 端输出也接至此锁存端。
观察4511真值表：可知，和g 端输出在1—10的显示过程中至少其中之一输出高电平。
故，当抢答器部分因为按键的输入导致4511输出使得数码管显示从“00”跳变到“01”—“10”的数字时，使得两个4511连接起来的锁存端电位同时从低电平跳变为高电平，从而实现锁存功能。
锁存以后，无论按键如何输入，也不会改变数码管显示，仅当清零按键清零之后才可使锁存端电位置零。
倒计时部分原理：倒计时部分与抢答器部分的连接控制（1）抢答器部分4511的锁存端（2）倒计时部分555的端。
倒计时部分由555定时器组成多些振荡器，产生时间脉冲，由两片74LS192计数器芯片实现减法计数。
当主持人开关打开时，倒计时预置初始数值为30减数至0，当计数至0时，锁存555使振荡器不再输出脉冲，并通过与抢答器部分的连接使抢答器部分4511的锁存端置高电平，因此当计时器从30秒倒计时至0期间无按键输入后，会同时锁存倒计时部分和抢答器部分，知道主持人开关清零为止。
四人智力竞赛抢答器课程设计报告（最终5篇）
四人智力竞赛抢答器课程设计报告（最终5篇）第一篇：四人智力竞赛抢答器课程设计报告一、设计题目四人电子抢答器二、设计功能1．基本功能（1）抢答器同时供4名选手比赛，分别用4个按钮key5 ~ key8表示。
（2）设置一个系统重置和抢答控制开关start（key1），该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
2.扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（30秒）。
当主持人启动“开始”键后，定时器进行减计时。
（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效，3.自主功能（1）抢答器具有自动计时功能，当有选手抢答答题时间（10秒）自动开始。
（2）报警电路设计：当答题时间和抢答时间将到或结束（还剩3秒时）发出蜂鸣声结束答题。
（3）每个选手有一个记分板，答对题目可以由主持人控制start 键给予加分。
每加一分响一次。
（4）长按start可以自动准备计时和系统清零，短按开始计时和暂停。
三、原理电路设计：1、方案抢答电路：使用74175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74148作为编码器，对输入的型号进行编码。
输出在共阳数码管显示主持人电路：（1）利用2个74168计数器作为倒计时的芯片，当主持人按下抢答按钮时，2个74168被置29，同时将开始倒计时。
假如在30秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。
（2）利用4个74160分别控制4位选手的得分，分别显示在4个共阳数码管。
智力竞赛抢答装置(综合实验)
4．测试抢答器电路功能
接通电源，CP端外接实验箱或信号源上 1KHz连续脉冲源。
（1）K1、K2常置“0”，准备抢答，按一下复位开 关S置“0”，发光二极管全灭，再释放S即常置 “1”，开始抢答， 观察发光二极管的亮、灭情况。 再改变连续脉冲源频率，再观察发光二极管的亮、 灭有否改变（观察2人抢答是否同时有效）。
智力竞赛抢答装置 （综合型实验 ）
242面
前言：综合设计型实ห้องสมุดไป่ตู้实验报告
一般要求
题目：“什么放大器或装置”的设计
或“什么放大器或装置”的研 究
1.任务解析
老师布置任务，提出具体要求， 学生在领会理解任务的基础上对任 务进一步明确，要做什么，要达到 什么参数指标等等。
2.方案论证
对所要完成的设计任务设计方 案，要拿不同方案对比，选择方案， 并明确为什么要选择此方案，较其 它方案有何优点。
3.实验步骤 方案的具体实施，按实际实施
过程认真做好原始记录，可以包括 单元电路分析，部分指标测试等等， 指标测试要指出所用仪器的测量精 度，便于误差分析。
4.实验分析 对所测试结果做分析，得出结论。
5.经验总结 对完成任务情况进行总结，整
个过程中的感悟体会等等。
综 合 实 验 报 告 样 本
一 、实验目的
2．按图1接线，实际做2人抢答器，用按钮开关做 抢答开关，用单次脉冲下降沿按钮开关做复位开 关。
3．断开抢答器电路中CP脉冲源电路，单独对多谐 振荡器F3及分频器F4进行调试，调整多谐振荡器 10K电位器，使其输出脉冲频率约4kHz，观察F3 及F4输出波形及测试其频率（参照单稳态电路有 关内容）。
1．学习数字电路中D触发器、分频电 路、多谐振荡器、CP时钟脉冲源等 单元电路的综合运用。
智力竞赛抢答装置的设计
“三性实验”报告册课程名称：电子技术实验（模电、数电）实验项目名称：智力竞赛抢答装置的设计学院：电子科学与技术专业：电子科学与技术班级：报告人：学号：指导教师：实验时间：提交时间：教师评语：智力竞赛抢答装置的设计一、实验目的1、掌握组合逻辑电路的设计与测试方法，熟悉常用数字集成电路的使用。
2、掌握数字逻辑电路的设计方法，训练自身综合运用数字电路基本知识设计、调试电路的能力。
二、具体要求设计一个4 人抢答逻辑电路。
（1）竞赛主持人有一个按钮，主持人宣布“抢答开始”，电路复位，计时器开始计时，无人抢答30 秒蜂鸣器发出声音报警，取消抢答权。
（2）每个参赛者控制一个按钮，参赛选手按动按钮发出抢答信号。
（3）竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此时其他3 人按动按钮对电路不起作用。
三、设计方案1、总体设计原理图图3·1整体抢答器原理图如图3·1所示，整体抢答器原理图（仿真通过）其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。
定时器倒计时。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清零"和"开始"状态开关。
2、设计思路1. 将整个实验分为五大块——主控部分、高平脉冲输出部分和秒脉冲产生部分、计数部分、报警部分、扩展部分。
2. 分步实现各部分的功能。
3. 进行各部分的连接。
4. 调试整体连接后的电路。
5. 焊接扩展部分并调试。
3、各模块的工作原理与调试1>、主控部分1.1主控部分原理图图3.2 主控部分原理图图3.2为抢答器的主控部分，该部分由开关、同步D触发器（74LS175）、四路与非门（74LS20N）、二路与非门（74LS00N）和四个LED灯组成。
基于PLC及Wincc的智力竞赛抢答控制装置设计说明书
分布式控制课程设计设计题目：一个智力竞赛抢答控制装置的设计学校：上海交通大学院系：设计人员： X DD指导教师： SSSSSSSSSS目录1 绪论 ................................................................................. - 1 -2 整体功能介绍 ......................................................................... - 1 -2.1任务描述......................................................................... - 1 -2.2智力竞赛抢答控制装置要求: ........................................................ - 2 -2.3控制装置要求分析................................................................. - 2 -3 硬件电路设计 ......................................................................... - 3 -4 软件设计 ............................................................................. -5 -4.1输入输出IO分配.................................................................. - 5 -4.2梯形图设计....................................................................... - 6 -4.2.1创建符号表 ................................................................. - 7 -4.2.3创建组织块OB1 .............................................................. - 8 -4.3 STEP 7仿真调试及运行.......................................................... - 17 -4.3.1调试方案确定 .............................................................. - 17 -4.3.2软件仿真调试 .............................................................. - 18 -5 SIMATIC WinCC仿真................................................................... - 20 -5.1 创建新的驱动程序................................................................ - 20 -5.2建立变量表...................................................................... - 21 -5.3创建运行画面.................................................................... - 21 -6 小结与心得体会 ...................................................................... - 22 -7 参考文献 ............................................................................ - 23 -1 绪论随着我国经济和文化事业的发展，在很多竞争场合都要求有快速公正的额竞争裁决，例如证券、股票交易及各种智力竞赛等。
实验八 智力竞赛抢答装置
实验八智力竞赛抢答装置综合实验一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。
2、熟悉智力竞赛抢赛器的工作原理。
3、了解简单数字系统实验、调试及故障排除方法。
二、实验原理图8－1为供四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
图8－1智力竞赛抢答装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端,引脚排列见附录；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢答电路中的CP时钟脉冲源，抢答开始时，由主持人清除信号，按下复位开关S，74LS175的输出Q1～Q4全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门F2送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
三、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、双踪示波器5、数字频率计6、直流数字电压表7、74LS175、74LS20、74LS74、74LS00四、实验内容1、测试各触发器及各逻辑门的逻辑功能。
试测方法参照实验二及实验九有关内容，判断器件的好坏。
2、按图8－1接线，抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电平显示器。
3、断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10K电位器，使其输出脉冲频率约4KHz，观察F3及F4输出波形及测试其频率4、测试抢答器电路功能接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约1KHz。
（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关S 置“0”，发光二极管全熄灭，再将S置“1”。
抢答开始，K1、K2、K3、，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其它三个开关中任一个置“1”，观察发光二极的亮、灭有否改变。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
智力竞赛抢答装置
一、实验目的
1、 学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉
冲源等
单元电路的综合运用。
2、 熟悉智力竞赛抢赛器的工作原理。
3、 了解简单数字系统实验、调试及故障排除方法。
二、实验原理
图16－1为供四人用的智力竞赛抢答装置线路，用以判断抢答优先
权。
图16－1智力竞赛抢答装置原理图
图中F1为四D触发器74LS175，它具有公共置0端和公共CP端,引脚排列见附录；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢答电路中的CP时钟脉冲源，抢答开始时，由主持人清除信号，按下复位开关S，74LS175的输出Q1～Q4全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开
始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门F2送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
三、实验设备与器件
1、+5V直流电源
2、逻辑电平开关
3、逻辑电平显示器
4、双踪示波器
5、数字频率计
6、直流数字电压表
7、74LS175、74LS20、74LS74、74LS00
四、实验内容
1、 测试各触发器及各逻辑门的逻辑功能。
试测方法参照实验二及实验九有关内容，判断器件的好坏。
2、 按图16－1接线，抢答器五个开关接实验装置上的逻辑开关、
发光二
极管接逻辑电平显示器。
3、 断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分
频器F4
进行调试，调整多谐振荡器10K电位器，使其输出脉冲频率约4KHz，观察F3及F4输出波形及测试其频率（参照实验十三有关内容）。
4、 测试抢答器电路功能
接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约1KHz。
（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。
抢答开始，K1、
K2、K3、，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其它三个开关中任一个置“1”，观察发光二极的亮、灭有否改变。
（2）重复（1）的内容，改变K1、K2、K3、K4任一个开关状态，观察抢答器的工作情况。
（3）整体测试
断开实验装置上的连续脉冲源，接入F3及F4，再进行实验。