集成电路系统设计实验报告
数字集成电路实验-反相器实验报告
第三次实验课 反相器（下）实验日期：20142.3 分析如下电路，解答下列问题上面的电路用两种方式实现了反相器，左图只使用了NMOS ，右图则使用了CMOS(NMOS 和PMOS)。
试完成：V F 3.0-=φ1.仿真得到两个电路的VTC 图形答：红色的为仅用NMOS 实现的反相器的VTC 图形；蓝色的为使用CMOS 的反相器的VTC 图形,如图：2.计算两种电路的V OH ，V OL 及V M 。
可参考波形确定管子的工作状态。
答：①当Vin=2.5V 时，N 管导通有在体偏置条件下阀值电压公式：)22(0F SB F T T V V V φφγ-+-+=()()()⎥⎦⎤⎢⎣⎡--=⎥⎦⎤⎢⎣⎡--=⎥⎦⎤⎢⎣⎡--=22220'2011'222'OL OL T in n DS DS T GS M M n d DSAT DSAT T DD M M n DSAT V V V V L W k V V V V L W k I V V V V L W k I （M2速度饱和）将下列数据代人VV V A k V V V D SAT n F T 63.0,/10115,3.0,43.026'0=⨯=-==-φ25.075.0,25.0375.01122==M M M M L W L W解得： V V OL 2875.0=当Vin=0V 时，N 管截止，Vout=OH V =2.5V求解M V :当out in V V =时，由于GS DS V V =，M1工作在饱和区此时流过M1（速度饱和）的电流为：()⎥⎥⎦⎤⎢⎢⎣⎡--=22011'1DSAT DSAT T in M M n DSAT V V V V L W k I （1） 流过M2的电流为（速度饱和）()⎥⎥⎦⎤⎢⎢⎣⎡---=2222'2DSAT DSAT T out DD M M n DSAT V V V V V L W k I (2) )22(0F SB F T T V V V φφγ-+-+=（3）M out in SB V V V V ===联立方程解得M V =1.017V②对于CMOS 器件当Vin=0时，V V V out O H 5.2==当Vin=2.5时，V V V out O L 0==求解M V :当out in V V =时，由于GS DS V V =，NMOS 与PMOS 工作在饱和区由于T M D SAT V V V -<，此时已经发生了速度饱和（参考波形）代入，联立解得：将下列数据V V V V V V V V V A k V A k L W k k L W k k V k V k r r V V V r V V V V V V V V k V V V V k DSATp DSATn Tp Tn p n pp p p nn n n DSATnn DSATpp DSAT TP DD DSAT Tn M DSATp Tp DD M DSATp p DSATn Tn M DSATn n 1,63.04.0,43.0,/1030,/101151)2/()2/(0)2/()2/(26'26'''-==-==⨯-=⨯====+++++==---+----M V =1.132315968V3.哪一种结构的反相器的功能性更好，为什么？(噪声容限，再生性，过渡区增益)答：CMOS 反相器更好。
集成电路实验报告
集成电路分析与设计实验报告姓名：胡鑫旭班级：130242学号：13024229成绩：目录实验2 Linux 环境下基本操作 (3)1.实验目的 (3)2.实验设备与软件 (3)3.实验内容和步骤 (3)4.实验结果和分析 (3)5.心得体会 (5)实验3 RTL Compiler 对数字低通滤波器电路的综合 (6)1.实验目的 (6)2.实验设备与软件 (6)3.实验内容与步骤 (6)4.实验结果与分析 (6)5.心得体会 (12)实验4 NC 对数字低通滤波器电路的仿真 (12)1.实验目的 (12)2.实验设备与软件 (13)3.实验内容与步骤 (13)4.实验结果与分析 (13)5.心得体会 (15)实验5 反相器设计 (16)1.实验目的 (16)2.实验设备与软件 (16)3.实验内容与步骤 (16)4.实验结果与分析 (18)5.心得体会 (21)实验2 Linux 环境下基本操作1.实验目的1. 熟悉linux 文件、目录管理命令。
2. 熟悉linux 文件链接命令。
3. 熟悉linux 下文件编辑命令。
2.实验设备与软件集成电路设计终端Linux RedHat AS43.实验内容和步骤1.系统登陆启动计算机，选择启动linux输入用户名：cdsuser，输入密码：cdsuser至此，完成系统启动，并作为用户cdsuser 登录2. 创建终端和工作文件夹在桌面区域单击右键，选择New Terminal，至此进入命令行模式（可根据需要打开多个）。
键入察看当前目录命令：pwd ↙说明：此时出现的是当前用户的根文件夹路径。
路径指的是一个文件夹或文件在系统中的位置。
Linux 根路径为“/”;当前路径为“./”; 当前路径的上一级路径为“../ ”。
使用从根路径开始的路径名称成为绝对路径，如“/home/holygan/”。
利用“../”，“./”等方式定义的路径名称成为相对路径，如“../holygan/”。
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
数字集成电路设计实验报告
数字集成电路设计实验报告
摘要：
本实验旨在设计一个数字集成电路，实现特定功能。
本报告将介绍实验目的、背景和理论知识、设计方法、实验步骤、结果分析和讨论以及实验总结。
1.实验目的：
设计一个数字集成电路，实现特定功能，并通过实验验证设计的正确性和可行性。
2.背景和理论知识：
简要介绍数字集成电路的基本概念和原理，并介绍与本实验相关的理论知识，包括逻辑门、布尔代数、时序电路等。
3.设计方法：
本部分将详细介绍实验中采用的设计方法，包括采用的逻辑门类型、布尔代数的转换方法、时序电路的设计方法等。
4.实验步骤：
本部分将详细描述实验的具体步骤，包括电路图的绘制、器件的选择和布局、逻辑设计的步骤、时序电路的设计方法、电路的仿真等。
5.结果分析和讨论：
本部分将对实验结果进行分析和讨论，比较设计与实际结果的差异，分析可能的原因，并讨论实验的局限性和改进方向。
6.实验总结：
总结实验过程中的收获和经验，评估实验的结果和设计的可行性，并提出对未来工作的展望和建议。
通过对数字集成电路设计实验的详细介绍和分析，本报告旨在提供一份完整的实验报告，帮助读者理解实验过程和结果，并为今后的设计工作提供参考。
集成电路CAD实验报告
集成电路CAD实验报告姓名：席悦学号：2120503018 班级：微电子31班一、实验目的：通过设计一个简单的缓冲器的原理图到最终的版图，对Cadence的Composer，Analog Design Environment，Virtuoso，Assura等各大功能模块逐一了解，使学生掌握模拟集成电路设计的总体流程，为日后的学习、工作打下坚实的基础。
二、实验项目：1.缓冲器的设计：在配置好Cadence之后，进入Cadence的CIW界面。
为设计一个完整的缓冲器，首先需要设计一个反相器。
利用Cadence的电路编辑工具Composer-Schematic绘制如下图所示的inverter电路：之后利用此inverter Schematic 构建如下图所示的inverter Symbol：我们知道，一个Buffer是由两个Inverter组成，利用前边构建Inverter Schematic的方法，画出缓冲器Buffer的电路原理图：其中的反相器直接调用之前做好的Inverter的Symbol。
同样的，利用此缓冲器的原理图生成相应的缓冲器Symbol图：之后构建仿真电路，对所设计的Buffer电路进行电路仿真（ADE）。
仿真电路图如下：在仿真过程中，我们分别采用tt，ss，ff工艺角进行仿真，得到了如下的波形图和仿真数据：①tt工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 111.36ps, 778.31ps, 50psx[1], 5.1063ns ,5.9952ns, 5.05ns②ss工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 121.55ps, 927.99ps, 50psx[1], 5.1155ns, 6.1676ns, 5.05ns③ff工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 103.43ps, 653.72ps, 50psx[1], 5.0984ns, 5.8613ns, 5.05ns④分析总结：通过对不同工艺角的仿真，可以清晰的看到ss的上升延迟和下降延迟时间最长，而ff的上升延迟和下降延迟最短，而tt工艺角是上升延迟和下降延迟的典型值。
集成实验DC实验报告
武汉大学电工电子实验教学示范中心集成电路设计实验实验报告电子信息学院电子信息工程专业2014 年 5 月 2 日实验名称逻辑综合（DC工具）实验指导教师姓名江燕婷年级2011级学号2011301200025 成绩一、预习部分1．实验目的（预期成果）2．实验基本原理（概要）3．主要仪器设备（实验条件，含必要的元器件、工具）一、实验目的1.掌握综合的基本流程和Design Compile软件的使用2.对设计进行分块设计以获得更好的综合效果；3. 对设计进行时间约束的综合。
二、实验原理1.综合DC是把RTL级的代码转化为门级网表。
综合包括翻译，优化，映射三个步骤。
优化是基于所施加的一定时序和面积的约束条件，综合器按照一定的算法对翻译结果做逻辑优化和重组。
在映射过程中，根据所施加的一定的时序和面积的约束条件，综合器从目标工艺库总搜索符合条件的单元来构成实际电路。
2.时序与面积约束通过描述其设计环境，目标任务和设计规则来系统的约束设计。
约束主要包含时序和面积信息，它们通常是从规格说明中提取出来的。
DC用这些约束去综合和优化设计以符合其目标任务。
3.环境变量，设计规则和设计优化(1)设计环境条件约束的环境变量set_operating_conditions描述了设计的工艺、电压和温度等条件；set_load定义了输出单元总的驱动能力；set_driving_cell模拟了驱动输入管脚的驱动单元的驱动电阻；set_drive指明了输入管脚的驱动强度，模拟了输入管脚的外部驱动电阻；set_wire_load用来提供估计的统计线载(wire load)信息，反过来也用线载信息模拟net 延时。
(2) 设计规则set_max_transition，set_max_ capacitance，set_max_fanout 设计规则在技术库中设置，为工艺参数所决定。
set_max_transition <value> <object list>set_max_capacitance <value> <object list>set_max_fanout <value> <object list>三. 实验设备与软件平台基于UNIX 系统的服务器、PC 机（windows）、DC 综合软件二、实验操作部分1．实验数据、表格及数据处理（综合结果概要、仿真波形图、时序分析结果、signalTAPII 结果等）2．实验操作过程（可用图表示）3．结论四. 实验内容1. 对设计进行分块设计；2. 会用DC_tcl完成设计命令；3. 时间约束设计；4.环境属性设置和规则设计。
cmos模拟集成电路设计-实验报告
cmos模拟集成电路设计-实验报告————————————————————————————————作者：————————————————————————————————日期：北京邮电大学实验报告实验题目：cmos模拟集成电路实验姓名：何明枢班级：2013211207班内序号：19学号：2013211007指导老师：韩可日期：2016 年 1 月16 日星期六目录实验一:共源级放大器性能分析 (1)一、实验目的 (1)二、实验内容 (1)三、实验结果 (1)四、实验结果分析 (3)实验二:差分放大器设计 (4)一、实验目的 (4)二、实验要求 (4)三、实验原理 (4)四、实验结果 (5)五、思考题 (6)实验三：电流源负载差分放大器设计 (7)一、实验目的 (7)二、实验内容 (7)三、差分放大器的设计方法 (7)四、实验原理 (7)五、实验结果 (9)六、实验分析 (10)实验五：共源共栅电流镜设计 (11)一、实验目的 (11)二、实验题目及要求 (11)三、实验内容 (11)四、实验原理 (11)五、实验结果 (15)六、电路工作状态分析 (15)实验六：两级运算放大器设计 (17)一、实验目的 (17)二、实验要求 (17)三、实验内容 (17)四、实验原理 (22)五、实验结果 (23)六、思考题 (24)七、实验结果分析 (25)实验总结与体会 (26)一、实验中遇到的的问题 (26)二、实验体会 (26)三、对课程的一些建议 (27)实验一:共源级放大器性能分析一、实验目的1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法；2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真；3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线；4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响二、实验内容1、启动synopsys，建立库及Cellview文件。
集成电路导论实验报告
集成电路导论实验报告实验一：集成电路的基本参数测量方法实验目的：1. 了解集成电路的基本参数。
2. 学习集成电路的测量方法。
3. 掌握集成电路测量所需的仪器和设备的使用方法。
实验器材：1. 集成电路：选取常见的几种逻辑门电路芯片。
2. 集成电路测试台：包括电源、波形发生器、示波器等。
3. 测试电缆和测量仪器。
实验步骤：1. 准备集成电路和测试台，并将电源、波形发生器和示波器连接好。
2. 将集成电路插入测试台相应插槽，并按照测试仪器的要求连接电路。
3. 打开电源并设置合适的电压和频率。
4. 使用示波器观察集成电路的输入输出电压波形，并记录相应数据。
5. 根据所测数据计算集成电路的基本参数，如电压增益、功耗等。
6. 对不同类型的集成电路重复上述步骤，进行不同参数的测量。
实验结果：以74LS00为例，通过测量得到的数据如下：输入电压：2V输出电压：4V功耗：20mW增益：2实验讨论：根据测得的数据，可以看出74LS00逻辑门电路芯片在2V的输入电压下，产生4V的输出电压，且功耗为20mW。
通过计算得到的增益为2，即输出电压是输入电压的2倍。
这些参数的测量结果可以用来评估集成电路的性能和设计电路时的参考。
实验总结：通过本次实验，我们学习了集成电路的基本参数测量方法，掌握了集成电路测量所需的仪器和设备的使用方法。
实验中我们选取了几种常见的逻辑门电路芯片进行了测量，通过观察波形、记录数据和计算参数，获得了它们的基本参数。
这些参数的测量对于电路设计和性能评估都具有重要的参考价值。
数字集成电路设计实验报告
数字集成电路设计实验报告Prepared on 24 November 2020哈尔滨理工大学数字集成电路设计实验报告学院：应用科学学院专业班级：电科12 - 1班学号： 32姓名：周龙指导教师：刘倩2015年5月20日实验一、反相器版图设计1.实验目的1）、熟悉mos晶体管版图结构及绘制步骤；2）、熟悉反相器版图结构及版图仿真；2. 实验内容1）绘制PMOS布局图；2）绘制NMOS布局图；3）绘制反相器布局图并仿真；3. 实验步骤1、绘制PMOS布局图：(1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察；2、绘制NMOS布局图：(1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览；3、绘制反相器布局图：(1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice模拟；4. 实验结果nmos版图pmos版图反相器的版图反相器的spice文件反相器的仿真曲线5.实验结论通过对仿真曲线的分析，当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
集成电路设计实验报告
三、实验方法：
熟悉L-EDIT版图软件工具及工艺库相关内容，熟练该软件工具菜单功能及使用方法。以PMOS器件为例，在调用相应的工艺文件基础上，画元器件的物理实现版图（如选用几微米的工艺线、设计法则等）,设计完成后运用该软件的设计规则对所画的版图进行DRC验证，并修改不正确的部分，直至设计无错误。
12.画Pselect掩模板，其中宽度W = 18µm 高度H = 15µm。
13.画Active有源区掩模板，其中宽度W = 14µm 高度H = 6µm。该有源区与左边、右边和下边的间距都为2µm。
14.画Nselect掩模板，其中宽度W = 9.5µm 高度H = 15µm。
15.画Active有源区掩模板，其中宽度W = 5.5µm 高度H = 6µm。
4.以morbn20.tdb工艺库为例，画NMOS版图。File→New→Copy TDB setup from。
5.点击Browse选择根目录Tanner→LEDIT83。
6.点击LEDIT83→Samples。
7.点击Samples→tech。
8.点击tech→mosis。
9.在mosis文件夹下，选择工艺库文件morbn20.tdb。
19.进行设计规则检查，Tools→DRC即可。
20.检查没有错误，表示所画版图正确。
21. 如果不能通过DRC，则点击此叉图来查找问题，并改正。
五、实验中遇到的问题和解决办法
按照实验内容画好没有错误，如下：
电子科技大学集成电路实验报告――模拟集成电路
电子科技大学集成电路实验报告――模拟集成电路CMOS模拟集成电路设计及HSPICE使用实验学时：4学时实验一CMOS工艺参数测量一、实验目的：学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。
二、实验内容：1）通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn1WKn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2Lkp,kn, p, n,Vtp,Vtn 。
三、实验结果：本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。
先确定W。
W等于学号的最后一位，若学号最后一位=0，则W=10u。
所以，本实验中所测试的NMOS管、PMOS管的尺寸为：（1）测0.5um下NMOS和PMOS管的I-V特性曲线所用工艺模型是TSMC 0.50um。
所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U VIN IN 0 1 VOUT OUT 0 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1).LIB “C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的NMOS管电流曲线为：所测的数据如下表：根据公式IDSn1Kn()n(VGS Vtn)2(1 nVDS)，计算kn, n,Vtn，分别为：2Lkn 119 10-6, n 0.028,Vtn 1.37测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的PMOS管电流曲线为：所测的数据如下表：计算TSMC 0.50um 工艺中pmos 参数pptp，分别为：Kp 54.89 10-6, p 0.017,Vtp 0.927综上所述，可得：四、思考题2）不同工艺，p, n不同。
集成电路实验报告 反相器与非门设计
集成电路集中上机实验报告——反相器、与非门设计学院：专业：姓名：学号：一、实验目的（一）全面了解Schematic设计环境，并学会运用（二）掌握与非门、或非门、反相器等电路原理图输入方法（三）掌握逻辑符号创建方法二、实验原理启动Schematic Editor后，在命令解释窗口CIW中，打开任意库与单元中的Schematic视图，浏览Schematic Editing窗口，具体介绍如下：图2.1 Schematic Editing窗口菜单栏中可选菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。
图标栏内的所有命令都可以在菜单栏实现，图标栏提供使用频率较高的一些菜单为快捷方式，旨在提高设计效率。
在设计过程中，除了可以使用图标快捷方式外，还有盲键（Bindkey）快捷方式。
Cadence系统安装过程中已经设置了通用的盲键，但用户可以根据自己的需要自行设置，在CIW窗口中，选择Options→Bindkeys，可以对所有设置的盲键自定义。
Cadence系统支持3D鼠标，左、中、右分别定义为LMB、MMB、RMB。
LMB用于点击和选择之用，MMB用于辅助编辑，RMB与LMB配合使用，在调查元件属性，局域放大，元件旋转等方面都有应用，在具体实验过程中有详细说明。
在所有元件的添加中，必须定义元件的属性。
最后，为了后续设计中执行仿真，每个元件必须具有物理模型（Model），在lab3中将有实例说明。
三、电路原理图设计的一般流程（一）创建库与视图（二）添加元件：在Schematic Editing窗口中，选择Add→Instance。
（三）添加Pins ：在左侧Tool bar图标栏中选择pin icon图标，出现Add form，在Pin names栏中输入。
（四）添加Sources和Ground：选择Add→Instance，在Library column中选择analogLib，再选择vdd并添加到schematic中。
数字集成电路实验报告2
1.1表决电路：设有三人对一事进行表决，多数（二人以上）赞成即通过；否则不通过。
1.2若三人中的A有否决权，即A不赞成，就不能通过，又应如何实现呢？
2、交通信号灯监测电路：设一组信号灯由红（R）、黄（A）、绿（G）三盏灯组成。
正常情况下，点亮的状态只能是红、绿或黄加绿当中的一种。
当出现其它五种状态时，是信号灯发生故障，要求监测电路发出故障报警信号。
3. 故障报警：某实验室有红、黄两个故障指示灯，用来指示三台设备的工作情况。
当只有一台设备有故障时，黄灯亮；有两台设备有故障时，红灯亮；只有当三台设备都发生故障时，才会使红、黄两个故障指示灯同时点亮。
(集成电路应用设计实验报告)计数、译码、显示电路实验
计数、译码、显示电路实验一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）；2，数字电路实验板（1块）；3，74LS90、74LS00芯片（各一片）；4，函数信号发生器（1台）。
二、实验内容及目的：1，熟悉和测试74LS90的逻辑功能；2，运用中规模集成电路组成计数、译码、显示电路。
三、实验步骤：1、利用数字电路实验装置测试74LS90芯片的逻辑功能异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：异步：同步：满足1)2()1(00=∙R R ，1)2()1(=∙Sq Sq 时：①1CP =CP ，2CP =0时：二进制计数； ②1CP =0，2CP =CP 时：五进制计数；③1CP =CP ，2CP =A Q 时：8421码二进制计数； ④1CP =D Q ,2CP =CP 时：5421码十进制计数。
插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，)1(0R 、)2(0R 、)1(9S 、)2(9S 分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。
2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）利用反馈归零法可以使74LS90实现十以内的N 进制计数器，即从0记到要设计的进制时使清零端)1(0R 、)2(0R 有效（同时为高电平），进而反馈清零。
此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将)1(9S 、)2(9S 接地，1CP 接计数脉冲CP ，2CP 接A Q ，构成十进制数，再由于此只为七进制，故只用到A Q 、B Q 、C Q ，又用74LS00，故可使C Q 接B Q 、A Q 与非后再和“1”与非后接)2(0R ，使得当计数器计到111时，)1(0R 、)2(0R 实现清零。
SSI组合逻辑电路设计实验报告
华中科技大学《电子线路设计、测试与实验》实验报告实验名称：SSI组合逻辑电路设计实验（软件）院（系）：自动化学院实验成绩：指导教师：汪小燕2014 年 4 月24 日一.实验目的1.掌握用SSI（小规模数字集成电路）实现简单组合逻辑电路的方法。
2.掌握简单数字电路的安装于调试技术。
3.进一步熟悉数字万用表、示波器等仪器的使用办法。
4.熟悉用Verilog HDL描述组合逻辑电路的方法，以及EDA仿真技术。
二.实验元器件芯片74HC00 2片，74LS04 一片；若干导线,计算机；QuartusⅡ9.1集成开发环境；面包板；可编程器件实验板；专用的在系统编程电缆。
三.实验原理及参考电路组合逻辑电路的设计流程组合逻辑电路的设计步骤如下图，先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，在按照给定事件因果关系列出逻辑关系真值表。
然后用给定的器件实现简化后的逻辑表达式，画出逻辑电路图。
QuartusⅡ9.1在设计好电路之后，就可以根据设计的电路，就可以在QuartusⅡ9.1集成开发环境下，通过Verilog HDL语言编程，然后生成相应的波形文件执行仿真，最后再把程序下载到老师给的DE0板子上去，从而通过板子上LED灯的亮和不亮来确定输出的高低电平。
插板在做完仿真之后，就可以根据设计的逻辑图选择相应的芯片进行插板，通过给不同输入高低电平组合来测输出电平的高低，从而检测是否符合实验要求。
四．实验内容全加器/全减器 根据给定的器件，设计一个全加器/全减器电路，使之既能实现1位加法运算又能实现1位减法运算。
当控制变量M=0时，电路实现加法运算；当M=1时，电路实现减法运算。
其框图如下所示，图中，00A B 、 分别为被加（减）数和加（减数），0S 为相加（减）的结果，0C 为进（借）位。
一、 首先，按照组合逻辑电路的设计流程，写出其真值表如下：M0A0B1C -0S0C0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 111111二、根据真值表，。
集成电路实验报告
|Vtp 1 |
2 0.24 2 0.24
80.6= 35.8=
（ （
）（1 − |Vtp |）
2 2
）（0.8 − |Vtp |）
得到：K p2 ，
|Vtp 2 |
K p =（K p1 +K p2 ）/2= 47.1 |Vtp | = （ |Vtp 2 | +|Vtp 2 |）/2=0.39
Ids 5 >=74.1uA
所以选择 Ids 5 =110uA D、根据共模输入最大值 VIC max = VDD − VSG 3 + VTN 1 ，可以计算 M3 和 M4 的尺寸 1.6v = 1.8v-VSG 3 +0.41v
55 0.5∗K P ∗( )
W L
VSG 3 = 0.61=
求解可得：(
.LIB "..\tsmc_018um_model.lib" CMOS_MODELS .END
PMOS PMOS I-V Characteristic M2 OUT IN VDD VDD CMOSP L=0.24U W=2U VIN VDD IN 0.8 VOUT VDD OUT 1 .OPTIONS LIST NODE POST .DC VOUT 0 1.8 0.1 sweep VIN 0.8 1.0 0.2 .PRINT DC I(M2) .LIB "..\tsmc_018um_model.lib" CMOS_MODELS .END 5、结论和分析：
联立两式可得λn =0.16 B、计算K n 和Vtn ：
235= 102=
Kn 2 Kn 2
（ （
2 0.24 2 0.24
）（1 − Vtn ）
集成门电路实验报告
一、实验目的1. 理解并验证集成门电路的基本逻辑功能。
2. 熟悉TTL集成电路的特性、使用规则及方法。
3. 掌握逻辑门电路的连接方式及其在数字电路中的应用。
二、实验原理集成门电路是数字电路的基本组成单元，其功能是将输入信号按照特定的逻辑关系转换为输出信号。
TTL（Transistor-Transistor Logic）集成电路因其工作速度快、输出幅度大、种类多且不易损坏等优点而被广泛应用于数字电路中。
本实验采用74LS系列TTL集成电路，其电源电压为5V±10%，逻辑高电平为1，逻辑低电平为0。
实验中使用的集成电路均为双列直插式封装，管脚识别方法为：将集成块正面对着使用者，标识凹口左下角第一脚为1脚，按逆时针方向顺序排布其管脚。
三、实验内容及步骤1. 与门电路实验（1）连接电路：按照实验电路图连接74LS11三输入与门电路。
（2）测试输入信号：使用开关改变输入端A、B、C的状态，观察输出端F的指示灯。
（3）记录实验数据：记录不同输入状态下输出端F的指示灯状态。
2. 或门电路实验（1）连接电路：按照实验电路图连接74LS32四2输入或门电路。
（2）测试输入信号：使用开关改变输入端A、B的状态，观察输出端Y的指示灯。
（3）记录实验数据：记录不同输入状态下输出端Y的指示灯状态。
3. 非门电路实验（1）连接电路：按照实验电路图连接74LS04六反相器电路。
（2）测试输入信号：使用开关改变输入端A的状态，观察输出端Y的指示灯。
（3）记录实验数据：记录不同输入状态下输出端Y的指示灯状态。
4. 异或门电路实验（1）连接电路：按照实验电路图连接74LS86四2输入异或门电路。
（2）测试输入信号：使用开关改变输入端A、B的状态，观察输出端Y的指示灯。
（3）记录实验数据：记录不同输入状态下输出端Y的指示灯状态。
四、实验结果与分析1. 与门电路实验结果表明，当所有输入端均为高电平时，输出端才为高电平；否则输出端为低电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验报告姓名### 学号### 专业## 班级##一、设计/实验项目名称：集成电路系统EDA软件使用简介基本内容描述：了解门电路元件库，了解逻辑电路的仿真，了解原理图文件的综合和下载。
输入端为：A、B、C ; 输出端为：O0、O1、O2、O3、O4、O5、O6、O7。
二、电路设计及原理了解元件设计图如图1所示。
图1. 了解元件电路设计图了解元件电路通过添加与门和非门，实现了ABC的各种情况输出，结果由O0~O7输出端输出。
三、设计电路仿真与分析了解元件电路仿真图如图2所示，由仿真可得出ABC的所有可能输出结果。
图2. 了解元件电路仿真图四、实验结论由仿真实验可知：设计电路正确，实现了ABC的所有组合输出。
实验报告姓名## 学号### 专业## 班级##一、设计/实验项目名称：多选一选择器电路的设计基本内容描述：完成2选1多路选择器mux21a的设计及仿真，其中a、s、b为输入端，y为输出端；完成4选1多路选择器mux41a的设计及仿真，其中A0、A1、O0、O1、O2、O3为输入端，Y为输出端。
二、电路设计及原理2选1多路选择器mux21a的设计电路图如图2.1所示。
4选1多路选择器mux41a的设计电路如图2.2所示。
图2.1 2选1多路选择器mux21a设计电路图图2.2 4选1多路选择器mux41a设计电路图2选1多路选择器mux21a中，s为地址码输入端，决定输出端y输出a或b的输入信号。
同样的，4选1多路选择器mux41a中，A0、A1为地址码输入端，决定输出端Y输出输入端A0~A1中的其中一个信号。
三、设计电路仿真与分析2选1选择器mux21a的功能仿真图如图2.3所示，该电路通过地址选择输入端s选择输出端y输出的是输入端a或b的输入信号。
图2.3 2选1多路选择器mux21a的仿真图4选1选择器mux41a的功能仿真图如图2.4所示，该电路通过选择输入端A0与A1选择输出端Y输出的是输入端A0~A7中的哪一个输入信号。
图2.4 4选1多路选择器mux41a的仿真图四、实验结论由仿真实验可知：（1）2选1多路选择器mux21a与4选1多路选择器mux41a的电路设计正确，实现了数据选择器的功能，数据选择器通过地址码选择输出的信号。
（2）在本实验中2选1多路选择器mux21a通过地址码输入端s控制输出，4选1多路选择器则通过地址码输入端A0、A1控制输出。
实验报告姓名## 学号### 专业### 班级##五、设计/实验项目名称：一位全加器电路的设计基本内容描述：完成双2选1多路选择器的设计及仿真，完成一位半加器的设计及仿真，利用已经设计好的半加器完成一位全加器的设计及仿真和一位全减器的设计及仿真。
六、电路设计及原理（1）双2选1多路选择器双2选1多路选择器的基本单元（mux21a）设计原理图如图3.1所示，双2选1多路选择器以图3.1设计电路生成的设计图如图3.2所示。
图3.1 基本单元（mux21a）设计原理图基本单元二选一多路选择器mux21a可通过地址码输入端s控制输出端y的输出,当s为高电平时输出输入端b接收的信号，当s为低电平时输出输入端a接收的信号。
图3.2 双2选1多路选择器的设计电路双2选择器以二选一多路选择器为基本单元设计而成，通过地址码输入端s0与s1控制输出端outy的输出。
当s1s0=00时，输出输入端a1的输入信号；当s1s0=01时输出输入端a2的输入信号；当s1s0=10时输出输入端a3的输入信号。
（2）一位全加器的设计一位半加器h_adder的设计电路图如图3.3所示，以一位半加器h_adder为基本单元设计的一位全加器f_adder设计图如图3.4所示。
图3.3 一位半加器h_adder的设计电路图一位半加器h_adder电路可实现如表一所示的逻辑功能。
表一图3.4 一位全加器f_adder的设计电路一位全加器f_adder的加数输入输入端为ain和bin，前一位进位端为cin,均为输入端；输出端有cout和sun，cout为进位端，sum为输出端。
要相加的数在输入端ain与bin输入，在输出端sum就课得出本位的相加结果，输出端可得出是否有进位。
（3）一位全减器的设计一位全减器f_subber以一位半加器a_dder为基本元件设计而成，其设计原理图如图3.5所示。
该一位全减器可以实现输入端x与y的想减，输出端differ可输出相减数本位的计算结果，输出端sub_out显示向高位的借位，输入端sub_in显示向低位的借位。
图3.5 一位全减器f_subber的设计电路七、设计电路仿真与分析（1）双2选1多路选择器的设计双2选1的多路选择器的功能仿真图如图3.6所示。
由仿真图可以看出该双2选1多路选择器的设计通过地址输入码s0与s1控制输出端的输出信号。
图3.6 双2选1多路选择器仿真图（2）一位全加器的设计一位半加器h_adder的功能仿真图如图3.7所示，该设计的一位半加器能实现表一的逻辑功能。
图3.7 一位半加器h_adder的仿真图一位全加器f_adder的仿真图如图3.8所示。
该设计的一位全加器可以实现两个一位二进制数的相加，课在输出端sum输出从输入端ain和bin输入的相加数的本位相加结果，输出端cout输出相加的进位结果，实现两个一位二进制数的相加功能。
图3.8 一位全加器f_adder的仿真图（3）一位全减器的设计一位全减器f_suber的仿真图如图3.9所示。
该设计的一位全减器可以实现两个一位二进制数的相减，本位相减结果由输出端differ输出，输出端sub_out表示是否向高位借数。
图3.9 一位全减器f_suber的仿真图八、实验结论由仿真实验可知：（1）双2选1选择器、一位全加器、一位全减器电路均设计成功，功能均正确。
（2）双2选1选择器通过地址输入码选择输出信号；一位全加器能实现可实现两位一位二进制数的加法，得出本位的数和对高位的进位；一位全减器可实现两位一位二进制数的减法，得出本位的数和向高位的借位。
实验报告姓名@@ 学号@@ 专业@@ 班级@@九、设计/实验项目名称：含时钟使能的十进制计数器的设计基本内容描述：完成基于74390的十进制计数器电路设计及仿真，完成含时钟使能的2位十进制计数器的电路的设计及仿真，完成含时钟使能的30进制计数器的设计及仿真。
十、电路设计及原理（1）基于74390的十进制计数器的设计十进制计数器的基本单元74390设计原理图如图4.1所示，十进制技术器的设计原理图如图4.2所示。
图4.1 基本元件74390设计原理图基本元件74390有两组输入端：1CLR、1CLKA、1CLKB为一组，2CLR、2CLKA、2CLKB 为另外一组；两组输出端：1QA、1QB、1QC、1QD为一组，2QA、2QB、2QC、2QD又为另外一组。
其中开头为1的为一组，开头为2的又一组，CLR端为清零端，高电平清零，CLK为输入脉冲端，上升沿使芯片计数，且芯片74390有过9（即输出超过1001）自动清零功能。
图4.2十进制计数器电路设计图十进制计数器输入端为1CLK，输出端为q[3..0]，清零端1CLR姐弟，芯片随输入端信号的上升沿计数，且过9自动清理。
（2）含时钟使能的2位十进制计数器的设计含时钟使能的2位十进制计数器的设计原理图如图4.3所示。
输入端enb为使能端，接高电平计数有效，低电平无效；输入端CLK为时钟输入端，上升沿计数；输入端CLR为清零端，高电平有效。
输出端为q[3..0]与q[7..4]，输出已经记到的数；进位端count显示是否有进位，高电平表示有进位，低电平表示无进位。
该2位十进制计数器可以实现00~99的计数。
图4.3 含时钟使能的2位十进制计数器的设计电路（3）含时钟使能的30进制计数器的设计含时钟使能的30进制计数器的设计原理图如图4.4所示。
该电路在含时钟使能的2位十进制计数器基础上加上了一个反馈电路，使计数器输出超过29时（即超过0010 1001）自动清零，实现30进制计数。
图4.4 含时钟使能的30进制数的电路设计十一、设计电路仿真与分析（1）基于74390的十进制计数器的设计基于74390的十进制计数器设计电路的功能仿真图如图4.5所示，输入端接时序脉冲，输出端实现了0~9（即0000~1001）的计数，且过9后(即过1001后)自动清零，重新计数，清零端CLR接地为低电平，不清零。
图4.5 十进制计数器电路的仿真图（2）含时钟使能的2位十进制计数器的设计含时钟使能的2位十进制计数器设计电路的功能仿真图如图4.6所示。
使能端enb接高电平使计数器可以计数，输入端CLK接时钟脉冲，上升沿计数，清零端CLR接低电平，不清零。
该电路可以实现00~99（即0000 0000 ~ 1001 1001）的计数。
图4.6 含时钟使能的2位十进制计数器电路的仿真图（3）含时钟使能的30进制计数器的设计含时钟使能的30进制计数器的设计电路的时序仿真图如图4.7所示。
使能端始终接高电平，使芯片计数，输入端CLK接时钟脉冲，上升沿计数，当计数超过29（即超过0010 1001）时，有反馈电路使清零端CLR输入高电平，芯片清零，重新计数，实现30进制计数。
图4.7 含时钟使能的30进制计数器设计电路的仿真图十二、实验结论由仿真实验可知：（1）基于74390的十进制计数器、含时钟使能的2位十进制计数器、含时钟使能的30进制计数器的电路设计均成功，逻辑功能均正确。
（2）使能输入端enb时钟接高电平，高电平有效；清零输入端clr始终接低电平，低电平无效。
利用反馈电路能实现利用M进制的计数器实现N进制计数器的功能（N<=M）。
实验报告姓名3## 学号### 专业## 班级##十三、设计/实验项目名称：编码器与译码器的设计基本内容描述：完成8421编码器的设计与仿真，完成5-24译码器的设计及仿真，得出结论并分析。
十四、电路设计及原理（1）8421编码器的设计8421编码器的基本元件74148的设计电路如图5.1所示，基于74148设计的8421编码器的设计电路如图5.2所示。
图5.1 基本元件74148设计电路图基本元件74148的输入使能端为EIN，低电平有效；选通输出端为EON,低电平有效；扩展输出端为GSN，同样低电平有效；输入端0N、1N、2N、3N、4N、5N、6N、7N其中一个输入为低电平，其余为高电平，则输出端A2N、A1N、A0N输出对应的二进制码的反码。
该基本元件74148能实现表一所示的功能。
表一由表一可以看出，使能端EIN=0时，编码器处于工作状态，允许编码。
即只要有一个输入为0，A2N A1N A0N就输出对应的二进制的反码。