计算机组成与 结构试题A卷2009-2010
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2009 - 2010学年第2学期
《计算机组成与结构》试题（A卷）
课程代码BB002014考试方式闭卷考试时长100分钟
姓名学号教学班号专业级班
题号
一
二
合计
满分
40
60
100
得分
阅卷人
注意：所有试题答案一律写在答题纸上，否则不得分。
一、选择题（本大题共40分，每小题2分）
1.下列不属于冯.诺依曼提出的计算机五大部件的是（）
6.两个浮点数进行加减运算，在尾数加减过程中如果出现溢出则需要（）。
A .中断处理B .左规C.右规D .舍入
7.设机器数采用补码形式，若加法运算时，加数和被加数的最高两位不相同，则可以断定（）。
A.运算结果一定为负
B.运算结果一源自文库为正
C.运算结果一定不会溢出
D.运算结果一定溢出
8.计算机的存储系统指（）
6．（9分）某计算机指令格式下图所示。
其中I位为寻址特征位，其意义如下：
当I=0时，不变址；
X=1时，用变址寄存器X1进行变址
X=2时，用变址寄存器X2进行变址
X=3时，相对寻址。
设PC=1000H，X1=0052H，X2=1122H，确定下列指令的有效地址：
（1）8210H（2）1322H（3）A084H
10.下已知单个存储体的存取周期为T，CPU连续从四体高位交叉存储器中取出N个字需要时间为（）
A. 4T B.（N-1）T C. NT D.无法确定
11. cache和主存交换信息的单位是（）。
A.字节B.机器字C.字块D.视cache情况而定
12.某机器字长32位，存储器按字节编址，当前PC值为1000，当取出着这条指令后，PC的值为（）
5.（9分）某计算机CPU的主频为500MHz，CPI=5。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题（1）中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?（2）当该外设的数据传输率达到5MB/s是，改用DMA方式传输数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设的I/O的时间占整个CPU时间的百分比是多少？
18.在独立编址方式下，访问主存储器和访问I/O设备是通过（）来区分的
A.不同的地址码B.不同地址线C.不同的指令D.以上都不对
19.下列不属于DMA传送方式的是（）
A. CPU周期挪用B.停止CPU访问
C.分时传送D. CPU和DMA交替访存
20.选择通道上可以连接若干设备，其数据传送是以（）为单位进行的
A. 1000 B. 1002 C. 1008 D. 1004
13.若某指令采用寄存器相对寻址，则（）。
A.操作数在内存中B.操作数在寄存器中
C.操作数就在指令中D.无法确定操作数在哪里
14.在微程序控制中，控制部件向执行部件发出的某个控制信号称为（）
A.微指令B.微命令C.微程序D.操作码
15.设CPU采用三级指令、双发射的超标量流水线，操作周期为t，则CPU连续运行10条指令所需要的时间为（），假设这些指令完全适合于流水线上的执行。
4.（8分）假设CPU执行某段程序时，950次从cache得到数据，50次从主存得到数据，已知cache存取周期为50ns，主存存取周期为200ns（假设每次访问时同时访问cache和主存，如果cache命中则中断主存访问），求：
（1）cache命中率；
（2）平均访问时间；
（3）cache—主存系统效率。
A. 10t B.7t C .12t D. 6t
16.下列选项中英文缩写都是总线标准的为（）
A. PCI、CRT、USB、EISA B. ISA、CPI、VESA、EISA
C. ISA、SCSI、RAM、MIPS D. ISA、EISA、PCI、VESA
17.下列选项中哪项属于分布式仲裁（）
A.菊花链方式B.计数器定时方式C .独立请求方式D .以上都不是
A . r1*r2 B . r2*r3 C.r1*r4 D. r2*r4
4.计算机的外围设备是指______。
A.显示器、键盘、鼠标B .外存储器
C .远程通信设备D.除了CPU和内存以外的其它设备
5.设在网络中传送采用偶校验的ASCII码，当收到的数据位为10101001时，可以断定（）
A.未出错B.出现偶数位错C.出现奇数位错D.未出错或者出现偶数位错
A.字节B.数据块C.字D.比特
二、综合应用题（共60分，第一题5分，第二题8分，第三题8分，第四题8分，第五题10分，第六题9分，第七大题12分）
1.（5分）请画出中断执行过程图，并设系统允许多级中断。
2.（8分）请写出（3.8125）10在IEEE 754标准的短实数形式下的机器数
3.（8分）一个128*128的DRAM芯片，每个2ms需要刷新一次，且刷新是按顺序对所有的128行的存储元进行内部读写操作完成的，设存储周期为0.5us，求分布式刷新的刷新间隔，并求刷新开销（进行刷新操作的时间所占百分比）。
A.处理器B.电源
C.控制器D.输入输出设备
2.CPU中，跟踪下一条要执行的指令的地址的寄存器是
A. PC B. MAR C. MDR D. IR
3.假定有4个整数用8位补码分别表示r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果放在一个8位寄存器中，则下列运算会发生溢出的是______。
表7-1
A. RAM B. ROM C. cache D. cache、主存和外存
9.下列有关RAM和ROM的叙述中，正确的是（）
I RAM是易失性存储器，ROM是非易失性存储器
II RAM和ROM都采用随机存取方式进行信息访问
III RAM和ROM都可以用作cache
IV RAM和ROM都需要进行刷新
A. I和II B. II和III C. I，II，III D.全部
7.（13分）某计算机的数据通路如图所示，设机器字长16位，采用16位定长指令字结构，图中带*为控制信号，所有控制信号为1时表示有效，为0时表示无效。
其中指令“ADD（R1），R0”代表将R1寄存器中指向的内存单元的内容与R0寄存器的内容相加，结果送向R1寄存器中指向的内存单元。同时表7-1中给出了取指令和译码阶段每个节拍的功能和有效控制信号，请按照表7-1中给出的信号形式，写出指令执行阶段每个节拍的功能和控制信号。
《计算机组成与结构》试题（A卷）
课程代码BB002014考试方式闭卷考试时长100分钟
姓名学号教学班号专业级班
题号
一
二
合计
满分
40
60
100
得分
阅卷人
注意：所有试题答案一律写在答题纸上，否则不得分。
一、选择题（本大题共40分，每小题2分）
1.下列不属于冯.诺依曼提出的计算机五大部件的是（）
6.两个浮点数进行加减运算，在尾数加减过程中如果出现溢出则需要（）。
A .中断处理B .左规C.右规D .舍入
7.设机器数采用补码形式，若加法运算时，加数和被加数的最高两位不相同，则可以断定（）。
A.运算结果一定为负
B.运算结果一源自文库为正
C.运算结果一定不会溢出
D.运算结果一定溢出
8.计算机的存储系统指（）
6．（9分）某计算机指令格式下图所示。
其中I位为寻址特征位，其意义如下：
当I=0时，不变址；
X=1时，用变址寄存器X1进行变址
X=2时，用变址寄存器X2进行变址
X=3时，相对寻址。
设PC=1000H，X1=0052H，X2=1122H，确定下列指令的有效地址：
（1）8210H（2）1322H（3）A084H
10.下已知单个存储体的存取周期为T，CPU连续从四体高位交叉存储器中取出N个字需要时间为（）
A. 4T B.（N-1）T C. NT D.无法确定
11. cache和主存交换信息的单位是（）。
A.字节B.机器字C.字块D.视cache情况而定
12.某机器字长32位，存储器按字节编址，当前PC值为1000，当取出着这条指令后，PC的值为（）
5.（9分）某计算机CPU的主频为500MHz，CPI=5。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题（1）中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?（2）当该外设的数据传输率达到5MB/s是，改用DMA方式传输数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设的I/O的时间占整个CPU时间的百分比是多少？
18.在独立编址方式下，访问主存储器和访问I/O设备是通过（）来区分的
A.不同的地址码B.不同地址线C.不同的指令D.以上都不对
19.下列不属于DMA传送方式的是（）
A. CPU周期挪用B.停止CPU访问
C.分时传送D. CPU和DMA交替访存
20.选择通道上可以连接若干设备，其数据传送是以（）为单位进行的
A. 1000 B. 1002 C. 1008 D. 1004
13.若某指令采用寄存器相对寻址，则（）。
A.操作数在内存中B.操作数在寄存器中
C.操作数就在指令中D.无法确定操作数在哪里
14.在微程序控制中，控制部件向执行部件发出的某个控制信号称为（）
A.微指令B.微命令C.微程序D.操作码
15.设CPU采用三级指令、双发射的超标量流水线，操作周期为t，则CPU连续运行10条指令所需要的时间为（），假设这些指令完全适合于流水线上的执行。
4.（8分）假设CPU执行某段程序时，950次从cache得到数据，50次从主存得到数据，已知cache存取周期为50ns，主存存取周期为200ns（假设每次访问时同时访问cache和主存，如果cache命中则中断主存访问），求：
（1）cache命中率；
（2）平均访问时间；
（3）cache—主存系统效率。
A. 10t B.7t C .12t D. 6t
16.下列选项中英文缩写都是总线标准的为（）
A. PCI、CRT、USB、EISA B. ISA、CPI、VESA、EISA
C. ISA、SCSI、RAM、MIPS D. ISA、EISA、PCI、VESA
17.下列选项中哪项属于分布式仲裁（）
A.菊花链方式B.计数器定时方式C .独立请求方式D .以上都不是
A . r1*r2 B . r2*r3 C.r1*r4 D. r2*r4
4.计算机的外围设备是指______。
A.显示器、键盘、鼠标B .外存储器
C .远程通信设备D.除了CPU和内存以外的其它设备
5.设在网络中传送采用偶校验的ASCII码，当收到的数据位为10101001时，可以断定（）
A.未出错B.出现偶数位错C.出现奇数位错D.未出错或者出现偶数位错
A.字节B.数据块C.字D.比特
二、综合应用题（共60分，第一题5分，第二题8分，第三题8分，第四题8分，第五题10分，第六题9分，第七大题12分）
1.（5分）请画出中断执行过程图，并设系统允许多级中断。
2.（8分）请写出（3.8125）10在IEEE 754标准的短实数形式下的机器数
3.（8分）一个128*128的DRAM芯片，每个2ms需要刷新一次，且刷新是按顺序对所有的128行的存储元进行内部读写操作完成的，设存储周期为0.5us，求分布式刷新的刷新间隔，并求刷新开销（进行刷新操作的时间所占百分比）。
A.处理器B.电源
C.控制器D.输入输出设备
2.CPU中，跟踪下一条要执行的指令的地址的寄存器是
A. PC B. MAR C. MDR D. IR
3.假定有4个整数用8位补码分别表示r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果放在一个8位寄存器中，则下列运算会发生溢出的是______。
表7-1
A. RAM B. ROM C. cache D. cache、主存和外存
9.下列有关RAM和ROM的叙述中，正确的是（）
I RAM是易失性存储器，ROM是非易失性存储器
II RAM和ROM都采用随机存取方式进行信息访问
III RAM和ROM都可以用作cache
IV RAM和ROM都需要进行刷新
A. I和II B. II和III C. I，II，III D.全部
7.（13分）某计算机的数据通路如图所示，设机器字长16位，采用16位定长指令字结构，图中带*为控制信号，所有控制信号为1时表示有效，为0时表示无效。
其中指令“ADD（R1），R0”代表将R1寄存器中指向的内存单元的内容与R0寄存器的内容相加，结果送向R1寄存器中指向的内存单元。同时表7-1中给出了取指令和译码阶段每个节拍的功能和有效控制信号，请按照表7-1中给出的信号形式，写出指令执行阶段每个节拍的功能和控制信号。