实验三 组合逻辑电路

合集下载

实验三组合逻辑电路应用——译码器、数据选择器

实验三组合逻辑电路应用——译码器、数据选择器

实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。

它们可以将输入
的二进制信号转换为对应的输出信号,并且在数字电路中具有广泛的应用。

一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。

译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号,通常用来将不同的地址码映射到不
同的设备或功能上。

比如在存储器系统中,根据不同地址码,从RAM或者ROM中取出相应
的数据或指令。

除此之外,译码器还可以用于数据压缩、解码、解密等领域。

在一些数字电路中,译
码器还可以充当多路复用器、选择器等电路的功能。

译码器的分类按照其输入和输出的码制不同,可以分为译码器、BCD译码器、灰码译
码器等。

其中,最常见的是2-4译码器、3-8译码器、4-16译码器等。

二、数据选择器
数据选择器是一种多路选择器,根据控制信号选择输入端中的一个数据输出到输出端。

选择器的控制信号通常由一个二进制码输入到它的控制端,二进制码的大小由选择器的通
道数决定。

数据选择器广泛用于控制、多媒体处理、信号处理等方面。

数据选择器与译码器相比,最主要的区别在于其输出可以不仅限于数字信号。

数据选
择器可以处理模拟信号、复合信号等多种形式的信号,因为它可以作用于信号的幅度、相位、频率等方面。

数据选择器按照输入和输出的端口取数的不同,可以分为单路选择器和多路选择器。

常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。

实验报告组合逻辑电(3篇)

实验报告组合逻辑电(3篇)

第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理;2. 掌握组合逻辑电路的设计方法;3. 学会使用逻辑门电路实现组合逻辑电路;4. 培养动手能力和分析问题、解决问题的能力。

二、实验原理组合逻辑电路是一种在任意时刻,其输出仅与该时刻的输入有关的逻辑电路。

其基本组成单元是逻辑门,包括与门、或门、非门、异或门等。

通过这些逻辑门可以实现各种组合逻辑功能。

三、实验器材1. 74LS00芯片(四路2输入与非门);2. 74LS20芯片(四路2输入或门);3. 74LS86芯片(四路2输入异或门);4. 74LS32芯片(四路2输入或非门);5. 逻辑电平转换器;6. 电源;7. 连接线;8. 实验板。

四、实验步骤1. 设计组合逻辑电路根据实验要求,设计一个组合逻辑电路,例如:设计一个3位奇偶校验电路。

2. 画出逻辑电路图根据设计要求,画出组合逻辑电路的逻辑图,并标注各个逻辑门的输入输出端口。

3. 搭建实验电路根据逻辑电路图,搭建实验电路。

将各个逻辑门按照电路图连接,并确保连接正确。

4. 测试电路功能使用逻辑电平转换器产生不同的输入信号,观察输出信号是否符合预期。

五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下:```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图,搭建实验电路,并使用逻辑电平转换器产生不同的输入信号(A1、A2、A3),观察输出信号F是否符合预期。

(1)当A1=0,A2=0,A3=0时,F=0,符合预期;(2)当A1=0,A2=0,A3=1时,F=1,符合预期;(3)当A1=0,A2=1,A3=0时,F=1,符合预期;(4)当A1=0,A2=1,A3=1时,F=0,符合预期;(5)当A1=1,A2=0,A3=0时,F=1,符合预期;(6)当A1=1,A2=0,A3=1时,F=0,符合预期;(7)当A1=1,A2=1,A3=0时,F=0,符合预期;(8)当A1=1,A2=1,A3=1时,F=1,符合预期。

实验三 组合逻辑电路的设计(一)

实验三  组合逻辑电路的设计(一)

实验三组合逻辑电路的设计(一)一、实验目的1.掌握用SSI器件设计组合逻辑电路的方法;2.熟悉各种常用MSI组合逻辑电路的功能与使用方法;3.掌握多片MSI组合逻辑电路的级联、功能扩展;4.学会使用MSI逻辑器件设计组合电路;5.培养查找和排除数字电路常见故障的初步能力。

二、实验器件1.74LS00 四二输入与非门74LS20 双四输入与非门2.74LS138 三线—八线译码器74LS139 双二线—四线译码器三、实验原理组合逻辑电路是最常见的逻辑电路,其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号,而与信号作用前电路原来所处的状态无关。

组合逻辑电路的设计,就是如何根据逻辑功能的要求及器件资源情况,设计出实现该功能的最佳电路。

在采用小规模器件(SSI)进行设计时,通常将函数化简成最简与—或表达式,使其包含的乘积项最少,且每个乘积项所包含的因子数也最少。

最后根据所采用的器件的类型进行适当的函数表达式变换,如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。

在数字系统中,常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。

用这些功能器件实现组合逻辑函数,基本采用逻辑函数对比方法。

因为每一种中规模集成器件都具有某种确定的逻辑功能,都可以写出其输出和输入关系的逻辑函数表达式。

在进行设计时,可以将要实现的逻辑函数表达式进行变换,尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。

下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。

四、组合电路设计原则及其步骤组合电路的设计是由给定的的逻辑功能要求,设计出实现该功能的逻辑电路,设计过程大致按下列步骤进行:(1)分析设计要求,把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系;(2)根据分析出的逻辑关系,通过真值表或其他方式列出逻辑函数表达式;(3)根据题目提供给你的芯片,将逻辑函数化简到所需要的函数式;(4)画出逻辑电路图或电路原理图;对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少,同时MSI间的连线也最少作为最基本的原则。

实验三 组合逻辑电路

实验三 组合逻辑电路
若Y3端输出有效电平,说明A端为高位输入端;若Y6输出有效电平,则C为高位输入端。
(2) 若用74LS138译码器实现数据分配器,应选择74LS138的哪个引脚作为数据分配器的数据输入端?
应选E1或E2端作为输入端,由Y1、Y2、Y3三个端口确定数据分配器的输出端。
组合逻辑电路设计的一般步骤为:(1)明确实际问题的逻辑功能,确定输入、输出变量数计表示符号。(2)根据电路逻辑功能的要求,列出真值表。(3)由真值表写出逻辑表达式。(4)简化和变换逻辑表达式,从而画出逻辑图以及电路原理图。
七、思考题解答:
(1) 3-8线译码器74LS138在正常工作状态下,输入 时,哪一个译码输出端为有效电平?由此说明A、B、C中哪一个为高位输入端?
经过实验验证,实验结果符合预期,电路实现了故障诊断的逻辑功能。
五、实验的注意事项及主要经验教训
本次实验操作性较强,实验前要做好预习。进行实验前,要仔细检查导线和芯片,确保其功能正常。实验中仔细对照实验原理图和芯片引脚正确连接实验电路,确认电路无误后,认真做好实验结果的记录和验证。实验过程要注意保护实验器材,实验完成时,切断电源并整理好实验器材。当然,本实验也给我留下了一些教训:在实现一位全加器时,没有考虑到实验器材的实际情况,采取了教材的全加器模型,实现过程中出现了很多困难,也出现了逻辑错误,之后转换了方案,采用了另一种电路形式,最终取得了理想的实验结果。通过这次经历,我认识到:对于组合数字逻辑电路,实现相同逻辑功能时,可以有不同的电路形式,这要综合考虑选用的芯片和逻辑单元以及功耗、精度等一系列因素,在电路设计是应该灵活把握。
四、实验结果及数据分析
1.实现一位全加器
(1)列真值表
A
B
C-1
S
C0

实验三 组合逻辑电路

实验三  组合逻辑电路

实验三组合逻辑电路(常用门电路、译码器和数据选择器)一、实验目的1.掌握组合逻辑电路的设计方法2.了解组合逻辑电路的冒险现象与消除方法3.熟悉常用门电路逻辑器件的使用方法4.熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料(一)组合电路的一般设计方法1.设计步骤根据给出的实际逻辑问题,求出实现这一逻辑功能的最简单逻辑电路,这就是设计组合逻辑电路时要完成的工作。

组合逻辑电路的一般设计步骤如图3.1所示。

图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时,通常先将实际问题进行逻辑抽象,然后根据具体的设计任务要求列出真值表,再根据器件的类型将函数式进行化简或变换,最后画出逻辑电路图。

2. 组合电路的竞争与冒险(旧实验指导书P17~20)(二)常用组合逻辑器件1.四二输入与非门74LS0074LS00为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图3.2所示。

它共有四个独立的二输入“与非”门,每个门的构造和逻辑功能相同。

图3.2 74LS00引脚排列及内部逻辑结构2.二四输入与非门74LS2074LS20为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图3.3所示。

它共有两个独立的四输入“与非”门,每个门的构造和逻辑功能相同。

图3.3 74LS20引脚排列及内部逻辑结构3.四二输入异或门74LS8674LS86为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图3.4所示。

它共有四个独立的二输入“异或”门,每个门的构造和逻辑功能相同。

图3.4 74LS86引脚排列及内部逻辑结构3.3线-8线译码器74LS13874LS138是集成3线-8线译码器,其功能表见表3.1。

它的输出表达式为i A B iY G G G m 122(i =0,1,…7;m i 是最小项),与基本门电路配合使用,它能够实现任何三变量的逻辑函数。

74LS138为双列直插16脚塑料封装,外部引脚排列如图3.5所示。

EDA实验三组合逻辑电路设计(一)--编译码器设计

EDA实验三组合逻辑电路设计(一)--编译码器设计

西安邮电学院实验中心实验报告院系电子工程学院班级学号姓名成绩教师签字实验日期实验名称组合逻辑电路设计(一)--编译码器设计_______________________________________________________一、实验目的二、实验所用仪表及主要器材三、实验原理简述四、实验测量记录:(如数据、表格、曲线、计算等)五、实验遇到的问题及解决办法:(余留问题,体会等)一、实验目的(1)熟悉组合逻辑电路的VHDL描述方法。

(2)掌握利用CPL器件实现组合逻辑数字电路的方法和过程。

(3)熟练掌握“case”语句与“if…else…”语句的用法。

二、实验所用仪表及主要器材PC,可编程逻辑实验电路板,下载线,USB电源线,双踪示波器,数字万用表,导线若干。

三、实验原理简述应用VHDL设计简单的逻辑电路四、实验内容在MAX+PULSII环境下,用VHDL语言按照输入—>编译—>仿真。

(1)8421BCD码转换为余3码转换表.在MAX+plusII 环境下,用VHDL 语言描述下列逻辑电路,并编译,仿真。

程序仿真结果:(2)设计一个优先编码器。

程序实现如下:仿真结果:五、实验结果见上述内容。

六、实验心得在本次实验中我学会了使用MAX+PLUSII软件的文本编程的方式设计电路。

在本次实验的文本编译环节中出现不少问题:(1)保存时文件名与实体名不一致,导致程序编译结果不正确。

(2)写程序时没有按照语法规则编写,使得文件编译频繁报错,标点的错误也会导致整个程序无法编译。

经过本次实验,加深了我对VHDL的文本编译设计的理解,今后我应该多练习MAX+PLUSII软件以减少错误。

实验三利用SSI设计组合逻辑电路

实验三利用SSI设计组合逻辑电路

实验三 利用SSI 设计组合逻辑电路一、实验目的1. 掌握组合逻辑电路的设计方法;2. 熟悉集成组合电路芯片的逻辑功能及使用方法。

二、实验预习要求1. 复习组合逻辑电路的设计方法;2. 根据实验任务与要求,独立设计电路; 3. 清楚本次实验所用集成门电路的管脚。

三、实验原理在数字系统中,按逻辑功能的不同,可将数字电路分为两类,即组合逻辑电路和时序逻辑电路。

组合逻辑电路在任何时刻的稳定输出仅取决于该时刻电路的输入,而与电路原来的状态无关。

用SSI 进行组合逻辑电路设计的一般步骤是:1)根据设计要求,定义输入逻辑变量和输出逻辑变量,然后列出真值表; 2)利用卡诺图或公式法得出最简逻辑表达式,并根据设计要求所指定的门电路或选定的门电路,将最简逻辑表达式变换为与所指定门电路相应的形式; 3)画出逻辑图;4)用逻辑门或组件构成实际电路,最后测试验证其逻辑功能。

掌握组合逻辑电路的设计方法,能让我们具有五彩缤纷的逻辑思维,通过逻辑设计将许多实际问题变为现实。

四、实验设备及器件五、设计举例1. 用与非门设计一个A 、B 、C 三人表决电路。

设:A 、B 、C 为输入变量,F 为输出结果。

变量取值为1表示赞成,取值为0,表示反对。

F 为1表示通过,为0表示反对。

1) 列真值表CF2) 输出逻辑函数化简与变换 根据真值表,用卡诺图进行化简: F=AB+BC+CA经两次求反,即得两级“与非”表达式F=AB+BC+CA =AB BC CA 3) 画逻辑图根据表达式,用与非门组成的逻辑电路如图3-1所示。

4) 验证电路逻辑功能按图接线,A 、B 、C 分别接相应开关,F 接指示灯,观察输入、输出状态。

六、实验任务(下列实验内容任取其二)1)用TTL 四2输入与非门(74LS00)、二4输入与非门(74LS20)设计数字密码锁控制电路。

要求:ABCD:E : Z 1 : Z 2 :当控制信号:E=1时,如密码正确,则开锁;密码错误,报警E=0时,不开锁,不报警 2)用四2输入异或门(74LS86)和四2输入与非门(74LS00)设计一个一位全减器。

实验三 组合逻辑电路的分析

实验三  组合逻辑电路的分析

实验三组合逻辑电路的分析一、实验目的⑴熟悉组合逻辑电路的特点及一般分析方法⑵熟悉中规模集成组合电路编码器、译码器等器件的基本逻辑功能和简单应用二、预习要求⑴复习组合逻辑电路的分析方法⑵复习全加器、编码器、译码器三、实验器材⑴直流稳压电源、数字逻辑实验箱⑵ 74LS00、74LS48、74LS51、74LS86、74LS138、74LS148四、实验内容和步骤1.全加器的功能测试将74LS86(异或门)、74LS00和74LS51(与或非门)按图3-1连线。

输入端A i、B i、C i-1分别接3个逻辑开关,输出端S i、C i分别接2个发光二极管。

改变输入端输入信号的状态,观察输出端的输出信号状态,把结果填入自制的表中,并写出输出函数S i、C i的逻辑表达式(化简)。

图3-1 全加器的测试电路答:(1)真值表:A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 111 1 1 1 1(2)逻辑表达式(化简):S i=C i-1⊕(A i⊕B i); C i=A i B i+C i(A i⊕B i)3.译码器的功能测试⑵将BCD码到七段码译码/驱动器74LS48按图3-4接线。

用逻辑开关输入BCD码的编码信号D、C、B、A,通过七段数码管的显示,观察电路的输出状态,并把结果填入表3-3。

图3-4 BCD码-七段码译码/驱动电路表3-3D C B A a b c d e f g0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 10 0 1 1 1 1 1 1 0 0 10 1 0 0 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 10 1 1 0 0 0 1 1 1 1 10 1 1 1 1 1 1 0 0 0 01 0 0 0 1 1 1 1 1 1 1 1111111五、思考题如何用两片74LS138组成4-16线译码器?(画出逻辑原理图) 答:A2 A1 A0 U CC A3Y0 Y1 Y2 Y3 Y4 Y5 Y6Y774LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ● ●● ● ●。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验三组合逻辑电路
实验三 组合逻辑电路
一、实验目的
1. 通过简单的组合逻辑电路设计与调试,掌握采用小规模(SSI )集成电路设计组合逻辑电路的方法。

2. 用实验验证所设计电路的逻辑功能。

3. 熟悉、掌握各种逻辑门的应用。

二、实验原理
组合逻辑电路是最常见的逻辑电路之一,可以用一些常用的门电路来组合成具有其他功能的门电路。

组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,而与电路过去的状态无关。

在电路结构上的特点是只包含门电路,而没有存储(记忆)单元。

在使用中、小规模集成电路来设计组合电路时,一般步骤如图3-1所示:
1. 进行逻辑抽象,首先根据设计任务的要求建立输入、输出变量,列出其真
设计要求
真值表
逻辑抽象逻辑表达式
卡诺图
最简逻辑表达式
逻辑电路图
代数法化减
卡诺图法化减
值表。

2. 用卡诺图或代数法化简,求出最简逻辑表达式。

3. 根据简化后的逻辑表达式,画出逻辑电路图。

若已知逻辑电路,欲分析组合电路的逻辑功能,则分析步骤为:
1. 由逻辑电路图写出各输出端的逻辑表达式。

2. 由逻辑表达式列出真值表。

3. 根据真值表进行分析,从而确定电路功能。

组合电路的设计过程是在理想情况下进行的,
即假设一切器件均没有延迟效应。

图3-1 组合逻辑电路设计流程图
三、实验仪器及器件
1. EL-ELL-Ⅳ型数字电路实验系统
2. 集成电路芯片:74LS00
1
2
74LS04 74LS86等 四、实验内容及步骤
1. 测试用异或门和与非门组成的半加器的逻辑功能
如果不考虑来自低位的进位而能够实现将两个1位二进制数相加的电路,称为半加器,半加器的符号如图3-2所示。

半加器的逻辑表达式为:
AB
CO B
A B A B A S =⊕=+=
根据半加器的逻辑表达式可知,半加和S 是输入A 、B 的异或,而进位CO 则为输入A 、B 相与,故半加器可用一个集成异或门和二个与非门组成,电路如图3-3所示。

&=1
1
CO
S
ΣCO
A B
S CO
图3-2 半加器符号 图3-3 异或门和与非门组成的半加器逻辑电路
在实验仪上用74LS00及74LS86按图3-3
接线,当输入端A 、B 为表3-1所列状态时,测
量输出端S及CO的逻辑状态,将结果记录于表3-1中。

表3-1 半加器的逻辑功能测试记录
A 0 0 1 1
输入端
B 0 1 0 1
S
输出端
CO
2. 由加法器组成的组合逻辑电路的设计与测试
在将两个多位二进制数相加时,除了最低位以外,每一位都应该考虑来自低位的进位,即将两个对应位的加数和来自低位的进位3个数相加。

能实现这种运算的电路称为全加器。

电路的输入有被加数A、加数B以及来自相邻低位的进位数CI,输出有全加和S与向高位的进位CO。

全加器的逻辑表达式为:
3
4
CI
)B A (AB CI A CI B B A CO )CI (B A CI AB BCI A CI B A CI B A S ⊕=++=⊕⊕=+++=
全加器的符号如图3-4所示。

用异或门和与或非门组成的全加器电路如图3-5所示。

实现多位二进制数相加有多种形式电路,其中比较简单的一种电路是采用串行相加,逐位进位的方式。

(1)设计一个代码转换电路,将BCD 码的8421码转换为余3码。

要求使用简单门电路设计电路,用Multisim 进行仿真,列出真值表,画出逻辑电路图并在实验仪上进行测试,记录测量结果。

(2)用门电路芯片构成三位加法器电路,要求能进行两个三位二进制数A 2、A 1、A 0和B 2、B 1、B 0相加。

自拟实验电路并进行测量,用Multisim 进行仿真,实验结果记录于表3-2中。

3.组合逻辑电路设计
(1)设计一个燃油锅炉自动报警器电路。

5
要求燃油喷嘴在开启状态下,如锅炉水温或压力过高则发出报警信号。

A 、
B 、
C 表示开关、水温、压力,A=1,开关接通;A=0,开关被切断。

&≥1
=1
1
CO
ΣCO
A B S CO
CI =1
S
图3-4 全加器符号 图3-5 异或门和与或非门组成的全加器逻辑电路
表3-2 三位加法器电路测试记录
B 、C=1表示水温、压力过高;B 、C=0表示水温、压力正常。

输出F :F=0正常,F=1报警。

要求:按要求写出逻辑表达式,如需化简则通过卡诺图,得到最简逻辑表达式(按实验室
加数
被加数 结果
A 2 A 1 A 0
B 2 B 1 B 0 S 2 S 1 S 0
C 2 0 1 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1
1
1
1
1
1
能提供的器件),画出逻辑电路图。

在实验仪上对所设计的电路进行实验测试,记录测试结果,数据记录表格自拟。

(2)在一幢宿舍楼的楼梯间有一盏电灯L,用三个控制开关A、B、C来控制电灯L的开启和关闭。

要求只改变三个开关中任意一个开关的状态,都能控制电灯的点亮和熄灭。

试设计该灯的逻辑控制电路。

电路要求用与非门及异或门实现,电灯L用发光二极管代替。

要求:写出详细的设计过程,画出完整的控制电路图,并在实验以上选择相应的器件对所设计的电路进行实验测试,记录实验结果。

五、预习报告要求
1. 复习教材中有关半加器、全加器的内容,熟悉有关集成电路芯片的引脚及性能。

2. 复习组合逻辑电路的分析和设计方法。

六、实验报告要求
1. 总结组合逻辑电路的分析、设计方法。

2. 将仿真结果与设计结果比较。

6
3. 回答思考题:
(1)什么是组合逻辑电路的竞争冒险现象?如何消除?
(2)如何用最简单的方法验证“与或非”门的逻辑功能是否完好?
(3)图3-6是一个数字密码锁的模拟电路,其中三个开关S1、S2、S3只有按一定顺序闭合,才能在报警灯(红色)不亮的情况下,打开保险柜(开门指示灯亮,绿色);否则报警灯亮。

试分析密码锁的开启顺序。

要求写出开门指示灯(绿色)和报警指示灯(红色)的逻辑表达式。

1≥1 1
&
≥1
≥1
1
1
≥1
300Ω
300Ω
开门指示灯(绿色)
报警指示灯(红色)
S1
S2
S3
图3-6 数字密码锁电路
7。

相关文档
最新文档