《数字电路制作与测试》答案(项目1-3)
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
智慧树知到《数字电路与逻辑设计》章节测试答案
6、 若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为( )
0111
0110
1000
0011
答案:1000
7、一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为( )。
0001
必然成立
必然不成立
不确定是否成立
答案: 必然成立
7、 在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为（ ）；对于变量的任一组取值，全体最小项之和为（ ）。
0，0
0，1
1，0
1，1
答案: 0，1
8、 对任一逻辑式 Y，若将其中所有的与换成或，或换成与，0 换成 1 ，1 换成 0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y的对偶式 。
奇偶校验
答案:编码
8、TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（ ）
00100000
11011111
11110111
00000100
答案:11011111
9、 一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。
错
答案:错
9、 由或非门构成的基本RS锁存器的约束条件是SDRD = 0 。
对
错
答案:对
10、 脉冲触发器比边沿触发器的的抗干扰性好。
对
错
答案:错
第六章
1、 8位移位寄存器可以存放( )位二进制代码。
4
8
16
256
数字电子技术课后习题答案（全部）
第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.10010011.2.17.111.2.18.1100101.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111110.011.3.4.521.3.5.1BD.A81.3.6.1110101111.11101.3.7.38551.3.8.28.3751.3.9.100010.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary coded decimal 二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6.011001111001.10001.4.7.111111101.4.8.101010001.4.9.111111011.4.10.61.051.4.11.01011001.011101011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.1001100000111.4.17.521.4.18.110101.4.19.0101111.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII American Standard Code for Information Interchange美国信息交换标准码EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗1.4.24.10010111.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.110111011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略1.5.2 11011101 1.5.3 010001011.5.4 11100110 补码形式 1.5.5 011111011.5.6 10001000 补码形式 1.5.7 11100010 补码形式习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量 1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+ 1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯,210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ）100110,（c ）110010, （d ）1011 1.7 （a ）1001010110000, （b ）10010111111.8 110102 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.81835937510， 76.EB 16= 118.91796875101.9 1101010010012 = 65118 = D4916，0.100112 = 0.468 = 0.9816，1011111.011012 = 137.328 = 5F.68161.10 168 = 1410，1728 = 12210，61.538 = 49.671875， 126.748 = 86.9375101.11 2A 16 = 4210 = 1010102 = 528， B2F 16 = 286310 = 1011001011112 = 54578， D3.E 16= 211.87510 = 11010011.11102 = 323.78， 1C3.F916 = 451.9726562510 = 111000011.111110012 = 703.76281.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15（a ）23, （b ）440, （c ）27771.16 198610 = 111110000102 = 00011001100001108421BCD ， 67.31110 = 1000011.010012 =01100111.0011000100018421BCD ， 1.183410 = 1.0010112 = 0001.00011000001101008421BCD ，0.904710 = 0.1110012 = 0000.10010000010001118421BCD1.17 1310 = 000100118421BCD = 01000110XS3 = 1011Gray， 6.2510 = 0110.001001018421BCD=1001.01011000 XS3 = 0101.01Gray，0.12510= 0000.0001001001018421BCD= 0011.010*********XS3 = 0.001 Gray1.18 101102 = 11101 Gray，0101102 = 011101 Gray1.19 110110112 = 0010000110018421BCD，45610 = 0100010101108421BCD，1748=0010011101008421BCD，2DA16 = 0111001100008421BCD，101100112421BCD = 010*********BCD， 11000011XS3 = 100100008421BCD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原= 10110反= 10111补1.21 010100原= 010100补，101011原= 110101补，110010原= 101110补，100001原=111111补1.22 1310 = 00001101补，11010 = 01101110补，-2510 = 11100111补，-90 =10100110补1.23 01110000补= 11210，00011111补= 3110，11011001补= -3910，11001000补= -56101.24 1000011 1000001 1010101 1010100 1001001 1001111 1001110 0100001 01000001001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 11001011.25 0100010 1011000 0100000 0111101 0100000 0110010 0110101 0101111 101100101000101.26 BEN SMITH1.27 00000110 100001101.28 01110110 10001110第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习=⋅2.2.1. F A B2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transisitor Transistor Logic1.31 Complementary Metal Oxide Semicoductor1.32 高级肖特基TTL，低功耗和高级低功耗肖特基TTL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TTL1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD2.4 （a ）0 （b ）1 （c ）0 （d ）0 2.5 （a ）0 （b ）0 （c ）1 （d ）0 2.6 （a ）1 （b ）1 （c ）1 （d ）1 2.7 （a ）4 （b ）8 （c ）16 （d ）32 2.8 （a ）3 （b ）4 （c ）5 （d ）62.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.182.19 Y AB BC DE F=⋅⋅⋅2.20 Y AB CD EF=⋅⋅2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电平，红灯亮。
数字电路与逻辑设计课后习题答案蔡良伟(第三版)
F7 A C B D C AB D （8） F8 = ( A + D )( B + C ) + ( A + C + B ) AB + CD
F8 A D BC AC B A B C D
1-8
（1） F1 = AB + CD
'
F1 = ( A + B)(C + D ) （2） F2 = ( A + B)(C + D )
00 0 0 1 0 01 0 0 1 1 11 1 1 1 1 10 1 1 1 1
8
数字电路答案
A B C DF A B C DF 0 0 0 00 1 0 0 00 0 0 0 10 1 0 0 11 0 0 1 01 1 0 1 01 0 0 1 11 1 0 1 11 0 1 0 01 1 1 0 00 0 1 0 11 1 1 0 10 0 1 1 01 1 1 1 00 0 1 1 11 1 1 1 10
0 00 1 0 0 01 1 0
0 10 0 11
00 00
1 00 1 0 1 11 1 0
1 10 1 11
0 1 0 00 1 1 0 10
01 01
0 01 1 1 1 10 1 1
0 11 1 10
0 1 1 11 1 1 1 11
（3） F3 = AB + B(C + AD)
CD AB 00 01 11 10
F2' = AB + CD （3） F3 = A(B + D) + B( A + C)
F3' = ( A + BD )( B + AC)
数字电路与逻辑设计试题与答案(K12教育文档)
数字电路与逻辑设计试题与答案(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（数字电路与逻辑设计试题与答案(word版可编辑修改)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为数字电路与逻辑设计试题与答案(word版可编辑修改)的全部内容。
数字电路与逻辑设计（1）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数.A ．6B ．7C ．8D ．92．余3码10001000对应的2421码为( ）。
A ．01010101 B.10000101 C 。
10111011 D.11101011 3．补码1．1000的真值是（ )。
A ． +1.0111B 。
-1。
0111 C. —0.1001 D. -0. 1000 4．标准或—与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C 。
最大项相与 D 。
或项相与 5。
根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ).A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++= C 。
E )E D C C A (F ⋅++= D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ )实现三种基本运算。
A 。
与门 B. 或门 C. 非门 D. 与非门7． 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是（ ）。
图1A 。
或非门B 。
与非门 C. 异或门 D. 同或门8．实现两个四位二进制数相乘的组合电路,应有（ ）个输出函数.A ． 8 B. 9 C. 10 D 。
数字电路与逻辑设计1_3试卷参考答案
一、填空（每空1分，共45分）1．Gray码也称，其最基本的特性是任何相邻的两组代码中，仅有一位数码，因而又叫单位。
2．二进制数转换成十进制数的方法为：。
3．十进制整数转换成二进制数的方法为：法，直到商为止。
4．十进制小数转换成二进制数的方法为：法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“”，“”换成“·”，常量“0”换成“”，“”换成“0”，原变量换成变量，变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数F6．n个变量的最小项是n个变量的“项”，其中每个变量都以原变量或变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为，而变量的其余取值均使它为。
7．n个变量的最大项是n个变量的“项”，其中每一个变量都以原变量或变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为，而变量的其余取值均使它为。
8．卡诺图中由于变量取值的顺序按码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内的那些变量。
求最简与或式时圈、变量取值为0对应变量、变量取值为1对应变量；求最简或与式时圈、变量取值为0对应变量、变量取值为1对应变量。
10．逻辑问题分为描述和描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为描述的逻辑函数。
11．数字集成电路按其内部有源器件的不同可以分为两大类：型晶体管集成电路和MOS(Metal Oxide Semiconductor)集成电路。
12．TTL集成电路工作速度、驱动能力，但功耗、集成度；MOS集成电路集成度、静态功耗。
数字电路与逻辑设计课后习题答案蔡良伟第三版
证：
（3）
（4）
（5）
（6）
证：
（7）
证：原式＝ (再加一次最后一项)
（8）
证：原式＝
＝
＝
＝
＝
1-7
（1）
（2）
（3）
（4）
（5）
（6）
（7）
（8）
1-8
（1）
（2）
（3）
（4）
（5）
（6）
（7）
（8）
1-9
（1）
（2）
（3）
（4）
（5）
（6）
（7）
（8）
1-10
标准与或式：
标准或与式：
1-11
1 0 0 1
1 0××××××××
1 0 0 0
1 1 0×××××××
0 1 1 1
1 1 1 0××××××
0 1 1 0
1 1 1 1 0×××××
0 1 0 1
1 1 1 1 1 0××××
0 1 0 0
1 1 1 1 1 1 0×××
0 0 1 1
1 1 1 1 1 1 1 0××
0 0 1 0
（1）
（2）
（3）
（4）
（5）
（6）
（7）
（8）
1-18
（1） 约束条件
（2） 约束条件
（3） 约束条件
（4） 约束条件
（5） 约束条件
（6） 约束条件
1-19
（1）
（2）
（3）
（4）
（5）
（6）
（7）
（8）
第二章习题
2-1
a)
真值表:
b)
《数字电路制作与测试》习题册(一)答案
《数字电路制作与测试》（一）答案一、判断题：二、填空题1.连续的离散的；2.10% 90% 90% 10%；3.模拟模拟；4.离散连续；5.模拟；6.二进制八进制十六进制；7.二进制；8.二进制十进制十六进制；9.22或4 16-1或0.0625；10．十进制10；11．5.25；12．10111；13．4D.9C；14．1101110.001110100101；15．38.B333；16．67.3125 1000011.0101；17．170.6875 10101010.1011；18．15.75 1111.1100；19．5.9375 101.1111；20．28.75 11100.1100；21．3.8 11.1；22．65 1100101；23．19.3333 11001.0011；24．A.8 1010.1；25．38.4 111000.01；26．15.75 F.C；27．10.25 A.4；28．0.625 0.A；29．1.125 1.2；30．6.75 6.C；31．8421BCD 5421BCD 余3码；32．无权码循环码；33．1 循环码；34．8421BCD码5421BCD码；35．余3码格雷码；36．4 1；37．C 0001 0010；38．20.8 0011 0010.0101；39．5C.028F 0101 0010.0000 0001；40．CC 0001 0111.1000；41．18.4 0010 0100.0010 0101；42．9 1001；43．3.25 0011.0010 0101；44．6.75 0110.0111 0101；45．17.5 0001 0111.0101；46．10.0625 0001 0000.0000 0110 0010 0101；47．1011111 95；48．1.1100 1.8；49．100111.1100 39.8；50．111.1011 7.7；51．0001 0001 0110；52．0001 0010.0000；53．1001；54．0001 0100；55．0101 0011；56．0001 0000 0110；57．0100 0011；58．0100.0011；59．0000.0101 0011；60．1001 1001；61．布尔 与 或 非 与非 或非 与或非异或 同或； 62．真值表 逻辑表达式 逻辑电路图；63．交换律 结合律 分配律；64．代入规则 反演规则 对偶规则；65．公式法 卡诺图；66．两 n ；67．约束项 任意项；68．D B F =；69．BC A BC A F +=++=0'；70．)('F E D C B A F +++=；71．)(F E D C B A F +++=；72．)(D C B A F +=；73．)('D C B A F +=；74．1 0；75．同或；76．0；77．0；78．真值表；79．A+B ；80．∑=)7,6,5,4,3,2,0(m F81．0；82．C B A C B A C B A BC A CB AC B A C AB ABC 1；83．∏=)7,6,5,0(M F ；84．1；85．OC 电源 上拉电阻；86．集电极开路 线与；87．TTL CMOS ；88．高 低；89．0.4V 0.4V ；90．IL OL I I / IH OH I I /；91．低电平 高电平 高阻；92．输入 无关；93．并接 接电源；94．接地 并接；95．共阴极 共阳极；96．共阴极；97．1 0 0；98．六；99. 3；100．冗余项法 选通法 滤波法；101. 与门 或门 非门102. 电阻 二极管 三极管103. 体积大耗电多故障高104. 体积小耗电省可靠性高105. 数字集成电路模拟集成电路数模混合集成电路106. 双极性晶体管单极性晶体管107. 速度快功耗大集成度低108. 集成度高功耗低速度慢109. 与门高电平110. 与门0.7V 0.7V111. 或门高电平112 或门 2.3V 0V113 截止区放大区饱和区截止区饱和区114 输入输出115 输入级中间级输出级116. 3.6V 0.3V117. 噪声容限118. 高低119. U OHmin - U IHmin U ILmax - U OLmax120. 0.4V 0.4V121.. 1 不确定122. 高低123 高低124. 输出电压负载电流125. 带灌电流负载带拉电流负载126. 灌电流拉电流扇出系数127. 下降大于128. 上升小于129. 10 10 10130. 不允许允许“线与”131. 高电平低电平高阻状态132. 实现线与实现电平的转换作为驱动器133. 上拉134. 灌电流135. 三态门总线136. 54 74 54 74137. +5.5V -0.5V138. 高电平受到干扰。
数电1-3答案
数电1一、填空：(14分)1. 数制转换 (DC)H = ( 220 )D= ( 1101 1100 )B = ( 334 )O。
2. 有一数码10010011，作为自然二进制数时，它相当于十进制数 147 ，作为8421BCD码时，它相当于十进制数 93 。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 某函数有n个变量，则共有个最小项。
5. 将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位LSB发生变化，则应选用 8 位 A/D 转换器。
6. 一个1024×8位的ROM，其存储容量为 8k 。
7. 为构成4096×4片RAM，需要 8 片1024×1的RAM。
8. 在TTL门电路的一个输入端与地之间接一个10KW电阻，相当于在该输入端输入高电平；在CMOS门电路的输入端与地之间接一个10KW电阻，相当于在该输入端输入低电平。
四、将题图电路各输出逻辑表达式填入表1栏中；各门电路的名称填入表2栏中；若ABCD = 1001，将各输出值填入表3栏中。
(14分)F1 F2 F3 F4 F5 F6 F712 与非或非同或异或与或非 OC门三态门3 1 0 0 1 0 0 1七、试画出题图电路在时钟脉冲CP、输入信号A作用下，Q1、Q2和X的输出波形，并说明电路的逻辑功能。
设触发器的初始状态均为0。
(10分)解：图中所示电路是一个同步单次脉冲发生电路。
波形如右图所示，在输入信号A上升沿后产生一个与CP 脉冲同步、且宽度等于CP脉冲宽度的时钟单脉冲。
八、中规模四位二进制计数器T214，其功能表和符号图如下所示，其中A,B,C,D是同步预置数端(A为低位，D为高位)，是预置数控制端，是异步清零端，P、T是计数允许控制端，进位端OC未标出。
(10分)1. 利用T214的同步预置端构成一个六进制加法计数器。
数字电路习题答案详解
3-16 用74LS138三—八线译码器和与非门实现下列逻辑函数。
Y1 ABC A(B C) m(1,2,3,7) Y2 AB A B m(2,3,4,5)
Y3 ( A B)( A C ) m(0,1,5,7)
Y4 ABC A B C m(0,7)
用“与非”门实现半加器逻辑图如图所示：
第三十七页，共50页。
3-19 半加器逻辑式：
全加器逻辑式：
S' AB AB A B C' AB Si1 Ai Bi Ci S 'Ci Ci1 AiBi (Ai Bi )Ci C'S 'Ci
第三十八页，共50页。
3-20 可控半加/半减器
第八页，共50页。
3-5
Ai 0 0 0 0 1 1 1 1
Si Ai BiCi Ai BiCi Ai BiCi Ai BiCi
Ci1 Ai BiCi Ai BiCi Ai Bi Ci Ai BiCi
真值表
Bi
Ci
Si
Ci+1
为全加器
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
1
0
1
X=1时；S=A+B，即：S=A-B,CO为借位输出。 X=0时；S=A+B,CO为进位输出。
第三十九页，共50页。
3-21 利用两片74283实现二进制数11001010和11100111的加法运算， 要求画出逻辑图。
解：实际就是八位二进制数加法运算
计算X-Y可变化为：X+[Y]补码； 求补：Y各位变反加1
数字电路课后题参考答案
习题参考答案注：参考答案，并不是唯一答案或不一定是最好答案。
仅供大家参考。
第一章习题2. C B A D B A C B A F ⋅⋅+⋅⋅+⋅⋅=3. 设：逻辑变量A 、B 、C 、D 分别表示占有40%、30%、20%、10%股份的四个股东，各变量取值为1表示该股东投赞成票；F 表示表决结果，F =1表示表决通过。
F =AB +AC +BCD4. 设：A 、B 开关接至上方为1，接至下方为0；F 灯亮为1，灯灭为0。
F =A ⊙B5. 设：10kW 、15kW 、25kW 三台用电设备分别为A 、B 、C ，设15kW 和25kW 两台发电机组分别为Y 和Z ，且均用“0”表示不工作，用“1”表示工作。
C AB Z BA B A Y ⋅=⋅=6.输入为余3码，用A 、B 、C 、D 表示，输出为8421BCD 码，用Y 0、Y 1、Y 2、Y 3表示。
D C A B A Y CB DC BD B Y DC Y DY ⋅⋅+⋅=⋅+⋅⋅+⋅=⊕==32107. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时为1，灯灭时为0；输出用F 表示，灯正常工作时为0，灯出现故障时为1。
C A B A C B A F ⋅+⋅+⋅⋅=8. D C B D A H DC B AD C B A D C B A D C B A G DC B AD C A B A F DC B A E ⋅⋅+⋅=⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=⋅⋅⋅+⋅⋅+⋅=⋅⋅⋅=第二章习题1. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用Y 表示，灯正常工作时其值为0，灯出现故障时其值为1。
AC AB C B A Y ⋅⋅=2. 设：烟、温度和有害气体三种不同类型的探测器的输出信号用A 、B 、C 表示，作为报警信号电路的输入，有火灾探测信号时用1表示，没有时用0表示。
报警信号电路的书躇用Y 表示，有报警信号时用1表示，没有时用0表示。
《数字电路制作与测试》习题册有答案(二)
项目二八人抢答器的设计与制作主要知识点：1.掌握LED数码显示器及其译码驱动器的工作原理和使用方法。
特别是LC5011和CD4511的正确使用方法。
2.掌握变量译码器的逻辑功能及使用方法。
会利用变量译码器的使能端实现译码器功能扩展；会利用变量译码器实现组合逻辑函数功能。
重点掌握74LS138，74LS139，74LS42的逻辑功能及应用。
3.掌握编码器逻辑功能及使用方法。
重点掌握74LS148，74LS147。
4.掌握73LS373逻辑功能和使用方法。
5.正确理解八人抢答器的工作原理和实现方法。
6．掌握组合逻辑电路的特点。
一、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（）2.编码与译码是互逆的过程。
（）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（）4.液晶显示器的优点是功耗极小、工作电压低。
（）5.液晶显示器可以在完全黑暗的工作环境中使用。
（）6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。
（）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（）8.数据选择器和数据分配器的功能正好相反，互为逆过程。
（）9.用数据选择器可实现时序逻辑电路。
（）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（）11.扇出系数N越大，说明逻辑门的负载能力越强。
（）12.逻辑门的平均传输延迟时间越大，说明该门的开关速度越高。
（）13.TTL与非门的闲置输入端必须接地。
（）14.TTL或非门的闲置输入端必须接低电平。
（）15.TTL与或非门的一个与门的所有输入端都悬空时，不会影响其他输入端信号的传输。
（）16.除三态门有三个状态外，其他逻辑门均只有两个状态。
（）17.在使用中，不允许将一个逻辑门的输出直接接地或接正电源。
（）18.评价一个逻辑门性能的优劣，只要看其开关速度的高低就行了。
数字电路习题参考答案详解
第27页，共29页。
4.24 判断用下列函数构成的电路是否存在冒险？冒险的类型？
(1)F=AB+ABC
AC
F
00
0
01
0
10
B
1 1 B+B
0型冒险
(4)F=AB+AB
11 0 0 1 1
10 1 0 0 1
D1 D3 D7 D5
10
D
第25页，共29页。
（3）三变量多数表决电路。
AB
D0 D2 D6 D4
C 00 01 11
0 100 0 1 0
1 0 1 01 1
D1 D3 D7 D5
10
第26页，共29页。
4.23 用数据选择器组成的电路如图所示，求输出Y 的表达式。
又Si m1 m2 m4 m7 Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCi1
比较得： D0=D3= Ci-1 D1=D2= Ci-1
且 Ci m3 m5 Ai Bi Ai BiCi1 Ai BiCi1 Ai Bi
Y m0 D0 m1D1 m2 D2 m3D3
D0 B 0 0 1 1 0 1 1111
D1 1
D2 B D3 1
A C
B1
第22页，共29页。
(4)二变量异或表达式。
A
B
0
00
1 AB
1
11 0
D0=0
AB
D3=0
《数字电路制作与测试》答案
项目5思考题与习题1•选择题答案：) 一个无符号位数字量输入的,其分辨率为 ___________ 位。
A.1B.3C.4D.82) —个无符号10位数字输入的DAC ,其输出电平的级数为 _______________A.4B.10C.1024D.2103) ________________________________________ —个12位的模数转换器的分辨率为 ______________________________________________________。
A. 1/12B. 1 /255C. 1/4096D. 1/20484) _____________________________________________________ 4位倒T 型电阻网络DAC 的电阻网络的电阻取值有 ___________________________________________ 种。
频率f Im ax 的关系是 _______ 。
A. f s 》f Im axB. f s W f Im axC・fs f Im ax D. f s W2 f im ax6)将一个时间上连续变化的模拟量转换为时间上断续(离散)的模拟量的过程称为 __________ 。
2.判断题(正确打 V,错误的打X) 答案：1)权电阻网络D/A 转换器的电路简单且便于集成工艺制造，因此被广泛使用。
()2)D/A 转换器的最大输出电压的绝对值可达到基准电压Vref 。
()A. 1B. 2C. 4D. 85)为使采样输出信号不失真地代表输入模拟信号采样频率fs 和输入模拟信号的最高D.编码A.采样B.量化C.保持7) ______________________________________________ 用二进制码表示指定离散电平的过程称为 _____________________________ 。
A.采样B.量化C.保持D.编码8) 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 A.采样B.量化C.保持1 VD.编码V - V REF 时, 85认为输入的模拟电压为 0V ，输出的二进制数为 000，则-V REF WJ | V -V REF时，输出的二8进制数10) A.001以下四种转换器,A.并联比较型B.101C.110 是A/D 转换器且转换速度最高。
《数字电路制作与测试》习题册有答案(一)
编者按：本习题册根据《数字电路制作与测试》项目式教学的内容，总结归纳了本课程需要掌握的主要知识点，并针对各个知识点，从不同的角度、以不同的形式出题供学生练习。
本习题册有填空题、判断题、分析与设计题等形式，学生可选择自己喜欢的形式进行练习使用。
当然，大学的学习不同高中阶段的学习，以课堂听讲、消化理解、思考提问、实践练习为主要学习手段，不提倡学生沉溺于题海，由于项目式课程的学习内容比较宽泛、动手实践的机会较多，很多学生忽视了基本知识的掌握，在此编辑本习题册旨在帮助学生强化基本概念的掌握，若有了扎实的理论、正确的概念，那么得出正确的实践结果将更加快捷，实践中所遇问题便会迎刃而解，可进一步锻炼分析问题和解决问题的能力。
愿本习题册能帮助学生及时解决学习中出现的问题，轻松地进行《数字电路制作与测试》项目式课程的学习。
编者2014年2月项目一加法器电路的设计与测试主要知识点：1.模拟信号特点2.数字信号特点3.数制和码制1)十进制、二进制、八进制、十六进制2)进制之间互相转换3)BCD码4)格雷码4.基本门电路逻辑功能及描述方法5.复合门电路逻辑功能及描述方法6.TTL特殊门电路OC门和三态门7.CMOS特殊门电路OD门、CMOS三态门及CMOS传输门*8.TTL和CMOS电路的外部特性和使用方法9.逻辑代数的基本定律和规则（十条规律、三个规则及常用公式的证明）10.逻辑函数的表示方法（逻辑表达式、逻辑符号、真值表、波形图等）11.逻辑函数的变换和化简（公式法化简、卡诺图化简、具有无关项的卡诺图的化简、Multisim化简）12.逻辑函数表达式（一般表达式、最小项表达式、最大项表达式）13.组合逻辑电路的分析和设计方法一、判断题：1.通常电信号可以分为模拟信号和数字信号，如语音信号就是一种数字信号。
（）2.模拟信号在幅值和时间上都是连续的，而数字信号则是离散的，因此他们之间不能相互转换。
（）3.实际数字系统中，数字信号不可能立即上升或下降，通常将从低向高变化过渡的时间定义为上升时间t r，指波形从幅值的10%到100%所经历的时间。
《数字电路制作与测试》答案(项目4)
思考与练习答案1.选择题1)Quartus II作为CPLD\FPGA主要开发工具，是由哪家公司推出的。
（ A ）A. AlteraB. XilinxC. LatticeD. ATMEL2)基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入→（ A ）→综合→适配→（）→编程下载→硬件测试。
①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定A．③① B.①② C.④⑤ D.④②3)芯片EPM1270T144C5属于以下哪个系列的芯片。
（ D ）A. MAX7000B. CycloneC. StratixD. MAX II4)包含有STD_LOGIC_1164程序包的库是（ A ）A. IEEEB. ARITHC. WORKD. STD5)VHDL程序中要求项目名必须与以下哪个相一致（ A ）A. 实体名B. 结构体名C. 进程名D. 元件名6)A的端口类型为STD_LOGIC_VECTOR（3 downto 0），以下赋值语句中正确的是（ C ）A. A <= ’1001’B. A <= 9C. A <= “1001”D. A <= 0x97)设计完成之后，下载到芯片中的文件后缀为（ C ）A. VHDB. VWFC. POFD. TDF8)VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述（ D ）。
A.器件外部特性B.器件的综合约束C.器件外部特性与内部功能；D.器件的内部功能。
9)大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：（ D ）A. CPLD是基于查找表结构的可编程逻辑器件B. CPLD即是现场可编程逻辑器件的英文简称C. 早期的CPLD是从FPGA的结构扩展而来D. 在Xilinx公司生产的器件中，XC9500系列属CPLD结构2. 简答题1)简述Quartus Ⅱ的设计流程。
数字电路答案大全(DOC)
数字电路试卷答案大全试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是 [ ]① 20 ② 22 ③ 21 ④ 23 2. 三变量函数()BC A C B A F+=,,的最小项表示中不含下列哪项 [ ]① m2 ② m5 ③ m3 ④ m7 3.一片64k ×8存储容量的只读存储器（ROM ），有 [ ]①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5.以下各种ADC 中，转换速度最慢的是 [ ]① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同6. 关于PAL 器件与或阵列说法正确的是 [ ]① 只有与阵列可编程 ② 都是可编程的③ 只有或阵列可编程 ④ 都是不可编程的7. 当三态门输出高阻状态时，输出电阻为 [ ]① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆8.通常DAC 中的输出端运算放大器作用是 [ ]① 倒相 ② 放大③ 积分 ④ 求和 9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ]① 16 ② 32 ③ 162 ④ 216 10.一个64选1的数据选择器有（ ）个选择控制信号输入端。
[ ]① 6 ② 16 ③ 32 ④ 64 二、填空题（把正确的内容填在题后的括号内。
每空1分，共15分。
）1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示F。
F，以及==2．具有典型实用意义的可编程逻辑器件包括，，，。
《数字电路制作与测试》答案(项目5)
项目5 思考题与习题1.选择题1）一个无符号8位数字量输入的DAC ，其分辨率为 位。
A.1B.3C.4D.82）一个无符号10位数字输入的DAC ，其输出电平的级数为 。
A.4B.10C.1024D.210 3）一个12位的模数转换器的分辨率为 。
A.1/12B.1/255C.1/4096D.1/2048 4）4位倒T 型电阻网络DAC 的电阻网络的电阻取值有 种。
A.1B.2C.4D.85）为使采样输出信号不失真地代表输入模拟信号，采样频率fs 和输入模拟信号的最高频率ax f Im 的关系是 。
A. f s ≥f ax ImB. f s ≤f ax ImC. f s ≥2f ax ImD. f s ≤2f ax Im 6）将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 。
A.采样B.量化C.保持D.编码 7）用二进制码表示指定离散电平的过程称为 。
A.采样B.量化C.保持D.编码8）将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 。
A.采样B.量化C.保持D.编码9）若某ADC 取量化单位△=81REF V ，并规定对于输入电压I u ，在0≤I u ＜81REF V 时，认为输入的模拟电压为0V ，输出的二进制数为000，则85REF V ≤I u ＜86REF V 时，输出的二进制数 。
A.001B.101C.110D.111 10）以下四种转换器， 是A/D 转换器且转换速度最高。
A.并联比较型B.逐次逼近型C.双积分型D.施密特触发器 2.判断题（正确打√，错误的打×） 答案：2）D/A 转换器的最大输出电压的绝对值可达到基准电压Vref 。
（ ） 3) D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小。
（ ） 4) D/A 转换器的位数越多，转换精度越高。
（ ）5) A/D转换器的二进制数的位数越多，量化单位△越小。