第二章 80868088(16位)微处理器
合集下载
第二章 8086 8088微处理器
（二）执行单元EU
（1）4个通用寄 存器：即AX、BX、 CX、DX；（16位） （2）4个专用寄 存器：BP、SP、 SI、DI；（16位） （3）算术逻辑单 元ALU； （16位） （4）一个标志寄 存器F； （16位） （5）EU控制电路。
第一节 8086/8088 微处理器的结构
一、8086/8088的内部结构 二、8086/8088的寄存器结构
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线 AD15～AD0（复用的） 总线周期的状态 T1 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐； T4：结束总线周期； 其它：浮置成高阻。
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能
内部寄存器 F IP CS DS
状态 清除 0000H FFFFH 0000H
内部寄存器 SS ES 指令队列
状态 0000H 0000H 清除
三、8086/8088的引脚信号和功能
（一）地址/数椐总线 （二）地址/状态总线 （三）控制总线 （四）电源线VCC和地线GND VCC 接入+5V±10%V，有两个地线。 （五）其它控制线（24～31引脚） 24 31 它们根据MN/MX的状态而确定
累加器 AX BX CX DX 堆栈指针 基指指针 址 的 址 指 指针
FLAGSH
15 87 0
通 用 寄 存 器
基址 计数 数据
AH BH CH DH SP BP SI DI
AL BL CL DL
SS SS
FLAGSL
SP BP
IP
寄存器 数据 寄存器 堆栈 寄存器 加 寄存器
第2章 16位微处理器
表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题
例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业
2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
第二章 16位微处理器
8086CPU结构图 通 用 寄 存 器
20位
AH BH CH DH SP BP
DI SI
AL BL CL DL
地址加 法器
CS DS SS ES IP 内部寄 存器
16位
I/O 控制 电路
外 总 线
运算寄存器 ALU 标志
执行部分 控制电路
1 2 3 4 5 6
8位 指令队列缓冲器
执行部件
总线接口部件
（12）DT//R：数据发送/接收控制信号，三态输出。此 信号控制数据总线驱动器8286的数据传送方向， DT//R=1，发送数据----写操作；DT//R=0，接收数据--读 操作。 （13）/DEN：数据允许信号，三态输出，低电平有效。 表示数据总线上有有效数据。它长作为数据总线驱动器 8286的选通信号。
在T2、T3、TW和T4状态时，此引脚输出S7状态信号。
/BHE、A0组合：
/BHE A0
0
0
总线使用情况
从偶地址单元开始，在16位数据总线上进行字传送
从奇地址单元开始，在高8位数据总线上进行字节传送
0
1
1
1
0
1
从偶地址单元开始，在低8位数据总线上进行字节传送
无效
S7：8086中无定义。
8088中，在最大模式中，为高电平； 在最小模式中，输出SS0信号，此信号与 其它信号合作将总线周期的读/写动作。
S4、S3组合所对应的段寄存器情况
S4 0 0 1 1 S3 0 1 0 1 段寄存器 当前正在使用ES 当前正在使用SS 当前正在使用CS 当前正在使用DS
3、控制总线 (1)/BHE/S7：高8位数据总线允许/状态复用引脚。在总 线周期的T1状态，此引脚输出/BHE信号，表示高8位数 据线D15-D8上的数据有效。
8086-16位微处理器介绍
8086-16位微处理器介绍第⼆章 8086/8088（16位）微处理器第⼀节、16位微处理器第⼀代微处理器 1971年Intel 公司推出4004和8008，是4和8位微处理器，采⽤PMOS ⼯艺。
第⼆代微处理器 1974年推出的8080、M6800、Z-80等，是8位微处理器，采⽤NMOS ⼯艺。
第三代微处理器 70年代后期Intel 公司推出8086/8088、Motorola 公司M68000、Zilog 公司的Z8000，是16位微处理器，采⽤HMOS ⼯艺。
80年代以来，Intel 公司推出80186⽤80286，与8086/8088兼容。
第四代微处理器 1985年，推出的80386及M68020是32位微处理器。
1989年推出80486。
1993年推出Pentium 及80586等更⾼性能的32位和64位微处理器。
第⼆节8086/8088CPU 结构微处理器 8086, 8088结构类似，内部都是16位总线，但外部性能是有区别。
8086CPU 功能结构分为两部分：总线接⼝部件BIU ，执⾏部件EU 。
两部分各⾃执⾏⾃⼰的功能并⾏⼯作，这种⼯作⽅式与传统的计算机在执⾏指令时的串⾏⼯作相⽐极⼤的提⾼了⼯作效率。
计算机执⾏程序时，CPU 的⼯作顺序是：取指令执⾏指令再取指令再执⾏指令．．．特点：CPU 串⾏⼯作。
8086CPU ⼯作顺序是：取指令，执⾏指令同时进⾏。
特点：CPU 并⾏⼯作。
⼀、执⾏部件数据4个通⽤寄存器 : A X , B X , C X , D X4个专⽤寄存器 S P , B P , S I , D I算术逻辑部件：ALU8086/8088的EU 的特点1个标志寄存器： F R ；分成两类：状态标志、控制标志F R 的格式：⼆、总线接⼝部件BIU功能：负责与存储器、I/O 端⼝传送数据BIU 的组成：4个段地址寄存器（16位）：CS 、DS 、ES 、SS16位指令指针寄存器IP20位地址加法器6字节的指令队列⼀条指令20地址的形成：由代码段CS 左移4位后与指令指针寄存器IP 内容相加得到注意：指令执⾏单元（EU ）的功能：⼀般情况下，指令按照它存放的顺序先后执⾏，EU 源源不断地从指令队列中取得指令代码，达到满负荷地连续执⾏指令⽽省去“取指令”的时间。
第二章886微处理器结构
这四条引脚也用来指示CPU工作状态(S4-S6)。 RD （输出）： ‘读’信号，当CPU从外部读
操作时，该信号有效（处于低电平）。
• READY（输入）：数据准备就绪；当CPU 读外部数据时，外部数据准备好，发此信号。
• INTR （输入）：外部可屏蔽中断请求输入端。
• NMI （输入）：非屏蔽中断信号输入端。 • RESET （输入）：复位CPU，使
T3状态：CPU检测Ready信号的状态，当Ready 信号有效则进入T4状态；否则进入等待周期。
Tw状态：在存储器和外设速度较慢时，还要在 T3 周期之后插入一个或几个Tw，查询Ready状 态，以等待存储器或外设将数据准备好。
T4状态：当检测到Ready有效后，CPU读取数据 总线，获得数据。
• 总线周期主要有‘读’总线周期和‘写’总 线周期两种类型。
1）‘读’周期的时序
• 一个基本的读周期一般包含如下几个状态： •T1状态： IO/M信号有效，指出读内存还是I/O； 地址输出（分高4位和低16位）；ALE输出地址 锁存信号；
T2状态：地址信号消失，AD15-AD0切换成数据总 线状态，为读入数据作准备；读信号有效。
1234H:0005H;1200H:0345H;1100H:13 45H
4）段的种类
• 有了段寄存器，可将1M的存储空间分成很 多个段；
• 为便于管理，8086设计上将不同的存储内容 存放在不同的段中；分为代码段、数据段、 堆栈段和附加段。
• 用户编写的程序放在代码段中，使用的数据 放在数据段中。
2）‘写’周期的时序
同‘读’周期基本相同（略）
2-6 系统总线
1、总线的概念 总线是连接计算机各个部件的公共信号线，
是计算机中用来传送信息代码的公共通路。
操作时，该信号有效（处于低电平）。
• READY（输入）：数据准备就绪；当CPU 读外部数据时，外部数据准备好，发此信号。
• INTR （输入）：外部可屏蔽中断请求输入端。
• NMI （输入）：非屏蔽中断信号输入端。 • RESET （输入）：复位CPU，使
T3状态：CPU检测Ready信号的状态，当Ready 信号有效则进入T4状态；否则进入等待周期。
Tw状态：在存储器和外设速度较慢时，还要在 T3 周期之后插入一个或几个Tw，查询Ready状 态，以等待存储器或外设将数据准备好。
T4状态：当检测到Ready有效后，CPU读取数据 总线，获得数据。
• 总线周期主要有‘读’总线周期和‘写’总 线周期两种类型。
1）‘读’周期的时序
• 一个基本的读周期一般包含如下几个状态： •T1状态： IO/M信号有效，指出读内存还是I/O； 地址输出（分高4位和低16位）；ALE输出地址 锁存信号；
T2状态：地址信号消失，AD15-AD0切换成数据总 线状态，为读入数据作准备；读信号有效。
1234H:0005H;1200H:0345H;1100H:13 45H
4）段的种类
• 有了段寄存器，可将1M的存储空间分成很 多个段；
• 为便于管理，8086设计上将不同的存储内容 存放在不同的段中；分为代码段、数据段、 堆栈段和附加段。
• 用户编写的程序放在代码段中，使用的数据 放在数据段中。
2）‘写’周期的时序
同‘读’周期基本相同（略）
2-6 系统总线
1、总线的概念 总线是连接计算机各个部件的公共信号线，
是计算机中用来传送信息代码的公共通路。
计算机组成原理第二章8086、8088微处理器
7
3．80286、80386到Pentium微处理器 ． 到 微处理器
实模式与8086工作方式相同，但速度比 工作方式相同， 实模式与 工作方式相同 8086快。保护模式除了仍具有 快 保护模式除了仍具有16M字节的存 字节的存 储器物理地址空间外， 储器物理地址空间外，它还能为每个任务提 字节的虚拟存储器地址空间。 供1G（230）字节的虚拟存储器地址空间。保 （ 护方式把操作系统及各任务所分配到的地址 空间隔离开，避免程序之间的相互干扰， 空间隔离开，避免程序之间的相互干扰，保 证系统在多任务环境下正常工作。 证系统在多任务环境下正常工作。
10
Pentium
1993年Intel公司又推出了 年 公司又推出了Pentium微处理器， 微处理器， 公司又推出了 微处理器 此后几乎每两年就推出一个新型号， 此后几乎每两年就推出一个新型号，至今市场上的 Intel微处理器已是 微处理器已是PentiumⅣ。由此可见，微处理 微处理器已是 Ⅳ 由此可见， 器芯片的发展速度是非常快的。 器芯片的发展速度是非常快的。在微处理器的发展 过程中，芯片主频越来越快，寻址空间越来越大， 过程中，芯片主频越来越快，寻址空间越来越大， 数据和地址总线也越来越宽， 数据和地址总线也越来越宽，加之许多体系结构方 面的改进措施，如流水线结构、存储器层次结构等， 面的改进措施，如流水线结构、存储器层次结构等， 使微计算机的性能大大提高， 使微计算机的性能大大提高，其应用领域也更加广 泛。
13
2. 从实模式至保护模式
分段是存储管理的一种方式，段用于封闭具有 共同属性的存储区域。如，一个程序的代码应包含 在一个段中，不同任务的数据或程序应在不同的段 中。 32位80X86支持三种操作模式： 实模式 保护模式 系统管理模式。 系统管理模式
3．80286、80386到Pentium微处理器 ． 到 微处理器
实模式与8086工作方式相同，但速度比 工作方式相同， 实模式与 工作方式相同 8086快。保护模式除了仍具有 快 保护模式除了仍具有16M字节的存 字节的存 储器物理地址空间外， 储器物理地址空间外，它还能为每个任务提 字节的虚拟存储器地址空间。 供1G（230）字节的虚拟存储器地址空间。保 （ 护方式把操作系统及各任务所分配到的地址 空间隔离开，避免程序之间的相互干扰， 空间隔离开，避免程序之间的相互干扰，保 证系统在多任务环境下正常工作。 证系统在多任务环境下正常工作。
10
Pentium
1993年Intel公司又推出了 年 公司又推出了Pentium微处理器， 微处理器， 公司又推出了 微处理器 此后几乎每两年就推出一个新型号， 此后几乎每两年就推出一个新型号，至今市场上的 Intel微处理器已是 微处理器已是PentiumⅣ。由此可见，微处理 微处理器已是 Ⅳ 由此可见， 器芯片的发展速度是非常快的。 器芯片的发展速度是非常快的。在微处理器的发展 过程中，芯片主频越来越快，寻址空间越来越大， 过程中，芯片主频越来越快，寻址空间越来越大， 数据和地址总线也越来越宽， 数据和地址总线也越来越宽，加之许多体系结构方 面的改进措施，如流水线结构、存储器层次结构等， 面的改进措施，如流水线结构、存储器层次结构等， 使微计算机的性能大大提高， 使微计算机的性能大大提高，其应用领域也更加广 泛。
13
2. 从实模式至保护模式
分段是存储管理的一种方式，段用于封闭具有 共同属性的存储区域。如，一个程序的代码应包含 在一个段中，不同任务的数据或程序应在不同的段 中。 32位80X86支持三种操作模式： 实模式 保护模式 系统管理模式。 系统管理模式
02第2章8086微处理器
2.2.2 总线接口部件BIU 总线接口部件的功能是负责与存储器、I／O端口 传送数据，即BIU管理在存储器中存取程序和 数据的实际处理过程。 总线接口部件由下列各部分组成： (1) 4个段地址寄存器，即 CS——16 CS——16位代码段寄存器； DS——16位数据段寄存器； ES——16位附加段寄存器； SS——16位堆栈段寄存器。 (2) 16位指令指针寄存器IP。 (3) 20位的地址加法器。 (4) 6字节的指令队列。 8086／8088的BIU有如下特点：
(4) 在执行转移指令、调用指令和返回指令时，下面 要执行的指令就不是在程序中紧接着的那条指令了， 而总线接口部件往指令队列装入指令时，总是按顺序 进行的，这样，指令队列中已经装入的字节就没有用 了。遇到这种情况，指令队列中的原有内容被自动消 除，总线接口部件会接着往指令队列中装入另一个程 序段中的指令。
图2.5
例如，代码段寄存器CS=2000H，指令指针寄存器存 放的是偏移地址IP=2200H，存储器的物理地址为 20000H+2200H=22200H。 我们可以把每一个存储单元看成是具有两种类型的地 址：物理地址和逻辑地址。物理地址就是实际地址， 它具有20位的地址值，并是惟一标识1MB存储空间的 某一个字节的地址。逻辑地址由段基址和偏移地址组 成。程序以逻辑地址编址，而不是用物理地址。 4个段寄存器分别指向4个现行可寻址的分段的起始 字节单元。一般指令程序存放在代码段中，段地址来 源于代码段寄存器，偏移地址来源于指令指针IP。当 涉及到一个堆栈操作时，段地址寄存器为SS，
如果必须访问存储器或者输入／输出设备， 那么，执行部件就会请求总线接口部件，进入 总线周期，完成访问内存或者输入／输出端口 的操作；如果此时总线接口部件正好处于空闲 状态，那么，会立即响应执行部件的总线请求。 但有时会遇到这样的情况，执行部件请求总线 接口部件访问总线时，总线接口部件正在将某 个指令字节取到指令队列中，此时总线接口部 件将首先完成这个取指令的总线周期，然后再 去响应执行部件发出的访问总线的请求。 (3) 当指令队列已满，而且执行部件又没有总 线访问时，总线86／8088存储空间中，把16字节的存储空间称 作一节(paragraph)。为了简化操作，要求各个逻辑 段从节的整数边界开始，也就是说段首地址低4位应 该是“0”，因此就把段首地址的高16位称为“段基 址”，存放在段寄存器DS或CS或SS或ES中，段内的 偏移地址存放在IP或SP中。 若已知当前有效的代码段、数据段、附加段和堆栈段 的段基址分别为1055H,250AH,8FFBH和EFF0H，那么 它们在存储器中的分布情况如图2.4所示。
微机原理第2章微处理器
微机原理及应用第 2 章 8086/8088 微处理器2.1 8086/8088CPU 概述8086CPU 是 Intel 公司 1978 年推出的微处理器，它采用 HMOS 工艺技术制造，双列直插式封装 (DIP)，它有 40 个引脚，部分引脚采用了分时复用的方式，它有 16 根数据线，20 根地址线，可以寻 址 1MB 的存储空间。
采用单一+5V 供电，芯片内包括 4 万多只晶体管，时钟频率为 5MHz～1 5MHz。
8088CPU 是 Intel 公司 1979 年推出的准 16 位微处理器。
它也采用 HMOS 工艺技术制造，双列 直插式封装(DIP)，它也有 40 个引脚，部分引脚也采用了分时复用的方式，它有 8 根数据线，20 根 地址线，同样可以寻址 1MB 的存储空间。
也是单一+5V 供电，芯片内包括 2.9 万只晶体管，时钟频 率为 5MHz。
8088 与 8086 相比，除个别地方不同外，大部分地方相同（在后面章节将介绍），而且 8088 与 8085 的兼容性要比 8086 与 8085 的兼容性要好。
为了提高 16 位微处理器的综合性能，8086 和 8088 微处理器与 8 位机相比不仅将微处理器的内 部寄存器由 8 位扩展到 16 位，而且还采取了以下三种措施，使 8086 和 8088 在运算速度和寻址能力、 算术逻辑运算能力与 8 位机相比有了明显的提高。
1. 处理信息时，采用执行指令和取指令并行进行 8 位微处理器的工作方式是采用串行工作方式，即 CPU 在执行各种指令时首先从存储器中取出 指令，然后进行操作。
在这种工作方式中，总线的利用率是很低的。
例如 CPU 执行一条 ADD AX， BX 指令时。
CPU 先从存贮器中将 ADD AX，BX 指令操作码取出之后，再进行执行该指令。
在取 指令时，运算器空闲，而在该指令执行过程中，外部的总线又是空闲的，计算机工作过程如图 2-1图 2-1 8080CPU 执行指令过程所示。
第2章 8086微处理器1
存储单元的物理地址（也称实际地址） =段起始地址+段内偏移量
1、8086/8088寻址的存储器为什么要分段？
2、8086/8088寻址的1M字节存储器如何分段？ 3、存储器中各个段如何命名？
通常一个程序中通常有代码段、堆栈段、数据段、附加段. 代码段：用于存放程序(每个程序至少要有一个代码段)。 堆栈段：用于存放一些特殊数据。（可以有多个堆栈段） 数据段：用于存放一些数据。 （可以有多个数据段） 附加段：用于存放一些数据。 （可以有多个附加段）
2、8086CPU内有4个段寄存器（16位）：ES、CS、DS、SS CS(码段)、DS(数据段)、ES(附加段)、SS(堆栈段)，也称段 选择子。
3、8086CPU的指令指针寄存器IP（16位） IP：中为要取的下1条指令的偏移地址，在程序运行中 能自动加1修正。
4、 8086CPU的状态标志寄存器Flags（ 16位）PSW 15 14 13 12 11 10 9 8 7 6 5 OF DF IF TF SF ZF Flags或 PSW
图2-3 8086CPU的标志寄存器
控制标志是人为设置的，由专门的指令来 设置和请除，针对某一特定功能起控制作 用。 状态标志表示某操作执行后所记录下来的 状态信息，这些状态信息一般用来作为后 续条件转移指令的转移条件。
六个状态标志含义如下： 1.进位标志CF或C 运算结果的最高位产生进位或借位时，则 CF=1，否则CF=0(字节操作D7、字操作D15、 双字D31) 2.奇偶标志PF 运算结果中1的个数为偶数，则PF=1，否 则PF=0 3.辅助进位标志AF 运算时当 D3 向D4 有进位或有借位时 ，则 AF=1，否则AF=0
1、代码段段基址在 代码段寄存器CS中，段内偏移量在指 令指针寄存器IP中。
03第2章8086微处理器
第2章 8086微处理器 2.1 16位微处理器概述 2.2 8086/8088 CPU的结构
2.1 16位微处理器概述 微处理器(microprocessor)是微型计算机的运算及控 制部件，也称中央处理单元(CPU)。它本身不构成独 立的工作系统，因而它也不能独立地执行程序。通常， 微处理器由算术逻辑部件(ALU)、控制部件、寄存器 组和片内总线等几部分组成，这些都已在前面几章中 讲过了。 第一代微处理器是1971年Intel公司推出的4040和 8008。它们是采用PMOS工艺的4位及8位微处理器， 只能进行串行的十进制运算，集成度达到2,000个晶 体管／片，用在各种类型的计算器中已经完全能满足 要求。
(1) 4个通用寄存器既可以作为16位寄存器使用，也 可以作为8位寄存器使用。当BX寄存器作为8位寄存 器时，分为BH和BL，BH为高8位，BL为低8位。 (2) AX寄存器也常称为累加器，8086指令系统中有许 多指令都是通过累加器的动作来执行的。当累加器作 为16位来使用时，可以进行按字乘操作、按字除操 作、按字输入／输出和其他字传送等；当累加器作为 8位来使用时，可以实现按字节乘操作、按字节除操 作、按字节输入／输出和其他字节传送，以及十进制 运算等。 (3) 加法器是算术逻辑的主要部件，绝大部分指令的 执行都由加法器来完成。 (4) 标志寄存器FR共有16位，其中7位未用，所用的 各位含义如下：
第二代微处理器是1974年推出的8080，M6800及Z80等。它们是采用NMOS工艺的8位微处理器，集成 度达到9,000个晶体管／片。在许多要求不高的工业 生产和科研开发中已可运用。这些8位微处理器构成 的计算机系统对许多算术运算和其他操作都必须编制 程序。例如，即使是乘法和除法这样基本的运算都必 须用子程序来实现。由于每节进行操作，数值 越大或越小，计算时间都很长，这对数量大的数据库、 文字处理或实时控制等应用来说就太慢了。用提高时 钟频率可弥补这一局限，但也是很有限度的。此外， 8位微处理器的寻址能力也有局限。典型8位微处理 器有一条16位地址线，因此最多可寻址64K个存储单 元，对于具有大量数据的大型复杂程序都可能是不够 的。
2.1 16位微处理器概述 微处理器(microprocessor)是微型计算机的运算及控 制部件，也称中央处理单元(CPU)。它本身不构成独 立的工作系统，因而它也不能独立地执行程序。通常， 微处理器由算术逻辑部件(ALU)、控制部件、寄存器 组和片内总线等几部分组成，这些都已在前面几章中 讲过了。 第一代微处理器是1971年Intel公司推出的4040和 8008。它们是采用PMOS工艺的4位及8位微处理器， 只能进行串行的十进制运算，集成度达到2,000个晶 体管／片，用在各种类型的计算器中已经完全能满足 要求。
(1) 4个通用寄存器既可以作为16位寄存器使用，也 可以作为8位寄存器使用。当BX寄存器作为8位寄存 器时，分为BH和BL，BH为高8位，BL为低8位。 (2) AX寄存器也常称为累加器，8086指令系统中有许 多指令都是通过累加器的动作来执行的。当累加器作 为16位来使用时，可以进行按字乘操作、按字除操 作、按字输入／输出和其他字传送等；当累加器作为 8位来使用时，可以实现按字节乘操作、按字节除操 作、按字节输入／输出和其他字节传送，以及十进制 运算等。 (3) 加法器是算术逻辑的主要部件，绝大部分指令的 执行都由加法器来完成。 (4) 标志寄存器FR共有16位，其中7位未用，所用的 各位含义如下：
第二代微处理器是1974年推出的8080，M6800及Z80等。它们是采用NMOS工艺的8位微处理器，集成 度达到9,000个晶体管／片。在许多要求不高的工业 生产和科研开发中已可运用。这些8位微处理器构成 的计算机系统对许多算术运算和其他操作都必须编制 程序。例如，即使是乘法和除法这样基本的运算都必 须用子程序来实现。由于每节进行操作，数值 越大或越小，计算时间都很长，这对数量大的数据库、 文字处理或实时控制等应用来说就太慢了。用提高时 钟频率可弥补这一局限，但也是很有限度的。此外， 8位微处理器的寻址能力也有局限。典型8位微处理 器有一条16位地址线，因此最多可寻址64K个存储单 元，对于具有大量数据的大型复杂程序都可能是不够 的。
第2章 8086微处理器
第2章 8086微处理器 章 微处理器
2.8086存储器的管理 存储器的管理
8086 CPU有20位地址总线，可寻址的最大内存空间达220＝1MB，地址范围为 00000H-0FFFFFH。内存中每个字节单元有唯一的20位物理地址，CPU存取内存 中的程序和数据必须使用20位物理地址。而8086 CPU寄存器的位数是16位的，如 何用16位的寄存器指向20位的存储单元呢？下面就来介绍这个问题。 （1）存储器的分段 ） 因为8086内部寄存器是16位的，能寻址的内存空间只能是64KB，所以 8086系统采用了地址分段的方法，将1M空间分成4段，每段最多64KB，在 段内寻址仍可采用传统的16位地址寻址方法。每个段的起始地址低4位必须 为0，高16位放在16位的段寄存器内，这高16位地址称为段基址。段寄存器 分别为CS、DS、SS和ES，段基址存放在这4个段寄存器内。每个段不一定 都是64KB，可以小于它，每个段可以分开，也可以重叠。
第2章 章
8086微处理器 微处理器
第2章 8086微处理器 章 微处理器
2.1 8086微处理器 微处理器
2.1.1项目 1：认识8086CPU 项目 ：认识 1. 项目要求与目的 （1）项目要求：认识8086微处理器芯片 （2）项目目的：了解8086微处理器芯片。 2．项目说明 ． 8086 CPU是Intel公司1987年推出的一种高性能的16位微处理器， 是第三代微处理器的代表。它有16根数据线和20根地址线，所以可寻址 的地址空间是220＝1MB，内部总线和ALU全部为16位，可以进行8位和 16位操作。
图2-1 8086CPU实物图 实物图
பைடு நூலகம்
第2章 8086微处理器 章 微处理器
2.1.2知识讲解 知识讲解 1. 8086 CPU的内部结构 的内部结构 8086微处理器有16根数据线和20根地址线，所以可寻址的地址空间是220＝ 1MB，内部总线和ALU全部为16位，可以进行8位和16位操作。8086CPU的 内部结构如图2-2所示。
第2章__8086微处理器(new)汇总
15
下面简要介绍各寄存器功能：
1．AX、BX、CX、DX是16位数据寄存器，还可以把它们 用做为8位通用数据寄存器，分别称为AH，AL，BH，BL， CH，CL，DH，DL。是用来存放计算过程中所用到的操作数 、结果或其它信息的通用寄存器。
除通用作用外，AX，BX，CX，DX还有专门用途： AX：叫累加器，是算、逻运算的主要寄存器、所有I/O指令 都用它做为数据寄存器。 BX：变址寻址、间接寻址时，用来作基址寄存器。 CX：循环（LOOP）和串处理指令中用做隐含的计数器。 DX：双字长运算时，DX:AX一起存放双字长数。DX在I/O指 令中做间址寄存器用。
中的基地址，在寄存器间接寻址及变址寻址中，访问堆栈区中
的操作数。
SI源变址寄存器（16位） DI目的变址寄存器（16位）
一般与DS联用，用来确定在数据段 的操作数地址（寄存器间址、变址 寻址等方式下用）
在串处理指令中，SI和DI作为隐含的源变址和目的变址寄存器， 此时SI和DS联用，DI和ES联用，分别达到在数据段和附加数据段 区域中寻址的目的。
返回本节
7
这里我们关注EU执行部件，它包括：算术逻辑运算部件 ALU、控制逻辑、寄存器组等三部分。 （（1）算术逻辑运算部件ALU——用来进行算术和逻辑 运算。 （（2）控制逻辑——负责对全机的控制，包括从RAM中 取出指令，进行指令译码、从RAM中取操作数，发出执行 指令的命令、存结果，以及对总线及I/O传送的控制等。 （（3）寄存器组——每一个寄存器相当于存储器中的一 个存储单元，但它的存取速度比存储器快的多，用来存放 计算过程中所需要或所得到的各种信息。有的通用(AX， BX，CX，DX和SI、DI、SP、BP)、有的专用 （IP、F和 CS、DS、SS、ES），非常重要。
下面简要介绍各寄存器功能：
1．AX、BX、CX、DX是16位数据寄存器，还可以把它们 用做为8位通用数据寄存器，分别称为AH，AL，BH，BL， CH，CL，DH，DL。是用来存放计算过程中所用到的操作数 、结果或其它信息的通用寄存器。
除通用作用外，AX，BX，CX，DX还有专门用途： AX：叫累加器，是算、逻运算的主要寄存器、所有I/O指令 都用它做为数据寄存器。 BX：变址寻址、间接寻址时，用来作基址寄存器。 CX：循环（LOOP）和串处理指令中用做隐含的计数器。 DX：双字长运算时，DX:AX一起存放双字长数。DX在I/O指 令中做间址寄存器用。
中的基地址，在寄存器间接寻址及变址寻址中，访问堆栈区中
的操作数。
SI源变址寄存器（16位） DI目的变址寄存器（16位）
一般与DS联用，用来确定在数据段 的操作数地址（寄存器间址、变址 寻址等方式下用）
在串处理指令中，SI和DI作为隐含的源变址和目的变址寄存器， 此时SI和DS联用，DI和ES联用，分别达到在数据段和附加数据段 区域中寻址的目的。
返回本节
7
这里我们关注EU执行部件，它包括：算术逻辑运算部件 ALU、控制逻辑、寄存器组等三部分。 （（1）算术逻辑运算部件ALU——用来进行算术和逻辑 运算。 （（2）控制逻辑——负责对全机的控制，包括从RAM中 取出指令，进行指令译码、从RAM中取操作数，发出执行 指令的命令、存结果，以及对总线及I/O传送的控制等。 （（3）寄存器组——每一个寄存器相当于存储器中的一 个存储单元，但它的存取速度比存储器快的多，用来存放 计算过程中所需要或所得到的各种信息。有的通用(AX， BX，CX，DX和SI、DI、SP、BP)、有的专用 （IP、F和 CS、DS、SS、ES），非常重要。
第2章 80868088的系统结构
第2章 8086/8088的系统结构1978年，Intel公司制造出第一个16位的微处理器8086/8088，它是80X86微处理器系统结构的基础。
8086/8088CPU的主要特点是：第一，CPU数据总线是16位的，就是说，它一次最多能处理16位的数据；第二，CPU地址总线是20位的，存储器的空间是1MB；第三，CPU采用了流水线处理技术，当数据总线和地址总线忙于传输数据时，CPU可以同时处理其它信息，使处理器的效率提高。
Intel以后研制出的所有的CPU都是建立在8086/8088指令集基础之上。
新的微处理器都能运行原来8086/8088的程序，同时又增加了新的功能和指令。
计算机的系统结构 (system architecture ) 也称为系统架构，经典的系统结构定义是指计算机系统的多层次结构中机器语言机器级的结构，它是软件和硬件/固件的主要交界面，是由机器语言程序、汇编语言源程序和高级语言源程序翻译生成的机器语言目标程序能在机器上正确运行所应具备的界面结构和功能。
随着计算机技术、微电子技术等不断发展，系统结构的概念和内涵也在演变，对于计算机或CPU设计、应用人员来说，计算机系统结构是硬件和软件的综合技术，往低层看，是CPU、存储器、接口等的硬件电路系统设计，和指令系统的设计和优化等，是计算机的基础级。
往上层看，是如何构造出性能更快、更优的计算机系统，提高计算机系统的并行性，包括指令级的并行、操作系统级的并行、和多处理器的并行，这涉及到许多并行的新算法，结构和编程等技术，这些内容本书涉及。
2-1 8086/8088 CPU结构微处理器就是中央处理单元（central processing unit）,一般简称为CPU。
它的内部有一个算数和逻辑单元（ALU），它主要功能是对数据进行运算和逻辑控制。
8086/8088 CPU结构有二种含义，一是指物理结构，另一个是指编程结构。
物理结构是指在硅片上设计和制造CPU时，各个功能单元部分的电路版图（layout）怎样设计，放置在何处，单元之间的联线怎样安排等，对于一块已经封装好的集成电路，一般是无法从外部看到芯片的内部的。
第2章 16位微处理器8086
计算机原理讲义
存储器和I/OБайду номын сангаас理
存储器和I/O I/O管理 四. 存储器和I/O管理 8086存储器编址 1. 8086存储器编址
8086具有20位地址线，可寻址1MB存储空间，编址为00000H～ 8086具有20位地址线，可寻址1MB存储空间，编址为00000H～FFFFFH 具有20位地址线 1MB存储空间 00000H
计算机原理讲义
8086微处理器内部结构 二．8086微处理器内部结构
8086微处理器内 8086微处理器内 部分为执行单元和总 线接口单元两部分。 线接口单元两部分。 执行单元(EU (EU－ 执行单元(EU－ Unit)： Execution Unit)：负 责指令的译码和执行 总线接口单元
BIU－ （BIU－Bus Interface Unit） Unit）：与系统总线连
2. 组成 1) 4个16位段地址寄存器 4个16位段地址寄存器 代码段寄存器， CS (Code Segment) —代码段寄存器，代码段存放代码 数据段寄存器， DS (Data Segment) —数据段寄存器，数据段存放数据 Segment)—堆栈段寄存器， SS (Stack Segment)—堆栈段寄存器，堆栈段用作堆栈操作 ES (Extra Segment)—扩展段寄存器，扩展段存放数据 Segment)—扩展段寄存器，
0101 0100 0011 1001 0100 0101 0110 1010 1001 1001 1010 0011
Cp
最高位进位标志Cs 异或次高 最高位进位标志 位进位标志Cp(有进位取 ，没 位进位标志 有进位取1， 有进位取 有进位取0) 有进位取
运算后 CF=0 AF=1
微型计算机原理及其应用16位80868088微处理器
8086/8088微处理器——微处理器 的引脚功能
• BHE/ S7 (Bus High Enable/Status，34)：高8位数据允 许/状态复用信号输出引脚，输出。分时输出有效信 号，表示高8为数据线D15—D8上的数据有效和S7 状态 信号，但S7 未定义任何实际意义。
• 8086/8088总线分时复用含义和特点 所谓总线分时复用就是同一总线在不同时间传 输的是不同的信号，这些信号的作用是不同的。 8086/8088采用总线分时复用方法在不影响CPU功能 的情况下，减少了CPU的引脚数目，使系统得到简化。
18
8086/8088微处理器——微处理器 的内部寄存器
•8086/8088内部标志寄存器的内容，又称为处理器状态 字(PSW,Processor Status Word) ，共有9个标志位。可分 成两类：一类为状态标志，一类为控制标志。 • 其中状态标志表示前一步操作（如加、减等）执行以 后，ALU所处的状态，后续操作可以根据这些状态标志 进行判断，实现转移； •控制标志则可以通过指令人为设置，用以对某一种特 定的功能起控制作用（如中断屏蔽等），反映了人们对 微机系统工作方式的可控制性。
22
第二章：8086/8088微处理器
1.微处理器的结构 2.微处理器的内部寄存器 3.微处理器的引脚功能 4.微处理器的存储器组织 5.最大模式和最小模式 6.微处理器的时序
23
8086/8088微处理器——微处理器 的引脚功能
•8086/8088引脚结构图
24
8086/8088微处理器——微处理器 的引脚功能
• VCC(40)、GND(1、20)：电源、接地引脚，8088/8086 采用单一的+5V电源，两个接地引脚。 • CLK/(Clock，19)：时钟信号输入引脚，时钟信号的方 波信号，占空比约为33%，即1/3周期为高电平，2/3 周期为低电平，8088/8088的时钟频率（又称为主频） 为5MHz，即从该引脚输入的时钟信号的频率为5MHz。 • RESET(Reset，21)：复位信号输入引脚，高电平有效。 8088/8086要求复位信号至少维持4个时钟周期才能复 位。复位之后，CPU结束当前操作，并对处理器的标 志寄存器、IP、DS、SS、ES寄存器及指令队列进行 清零操作，并将CS设置为0FFFFH。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8086CPU有16根数据线
低8位数据线总是和偶地址的存储器/IO端口相连接
这些存储器/IO端口称为偶体
高8位的数据线则与奇地址的存储器/IO端口相连接
这些存储器/IO端口称为奇体
用作奇体的选体信号
它与最低位地址码A0配合表示当前总线使用情况
见下表
AD0 总线使用情况 0 0 16位数据总线上进行字传送 0 1 高8位数据总线上进行字节传送 1 0 低8位数据总线上进行字节传送 1 1 无效 S4 S3 段寄存器 0 0 ES 0 1 SS 1 0 CS 1 1 DS
则在空闲周期中
总线低16位处于高阻状态
第三节 8086/8088CPU的引脚信号和工作模式
8086/8088CPU是十六位的微处理器
它向外的信号至少应包含16条数据线
20条地址线
再加上其他一些必要的控制信号
为了减少芯片引脚数量
对部分引脚采用了分时复用的方式
构成40条引脚的双列直插式封装
1个标志寄存器： FR；分成两类：状态标志、控制标志
FR的格式：
二、总线接口部件BIU
?功能：负责与存储器、I/O端口传送数据
?BIU的组成：
?4个段地址寄存器（16位）：CS、DS、ES、SS
?16位指令指针寄存器IP
?20位地址加法器
?6字节的指令队列
?一条指令20地址的形成：由代码段CS左移4位后与指令指针寄存器IP内容相加得到
与8086/8088兼容
第四代微处理器 1985年
推出的80386及M68020是32位微处理器
1989年推出80486
1993年推出Pentium及80586等更高性能的32位和64位微处理器
第二节8086/8088CPU结构
微处理器 8086, 8088结构类似
内部都是16位总线
而多路总线的低16位（8088则为低8位）上出现由CPU写出的数据或者CPU从存储器或端口读入的数据
在有些情况下
被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据
这时
外设或存储器会通过"READY"信号线在T3状态启动之前
向CPU发一个"数据未准备好"信号
于是CPU会在T3之后插入一个或多个附加的时钟周期TW
非数据传送期间
S7输出状态信息
在CPU处于保持响应期间被设置为高阻抗状态
4、NMI（Non Maskable Interrupt Request）不可屏蔽中断请求信号
将两个16位的二进制代码表示的逻辑地址变换为20位的物理地址
从而使可寻址的存储空间达到1MB
总线控制电路将8086/8088CPU的内部总线与CPU引脚所连接的外部总线相连
是8086/8088CPU与外部交换数据的必经之路
它实际上包括16条数据总线
20条地址总线和若干条控制总线
CPU正是通过这些总线与外部联系从而形成各种规模的8086/8088微型计算机
物理地址的形成（BIU完成）
例如
代码段寄存器CS=2000H
指令指针寄存器存放的是偏移地址IP=2200H
存储器的物理地址为20000H+2200H=22200H
存储器中的每个存储单元具有两种类型的地址：物理地址和逻辑地址
物理地址就是实际地址
它具有20位的地址值
(反之同样)
（一）、存储器的分段
1、每段逻辑容量最长可达64K字节
1MB空间可分为16个逻辑段
2、各段起始地址能被16整除
（低4位为0）
3、各段之间可分开、部分或完全重叠、可续排列、可断续排列
4、根据各段的用途将其定义为CS、DS、ES、SS段
并用偏移地址（距段起址的字节距离）表示被访问单元
TW也称等待状态
在TW状态
总线上的信息情况和T3状态的信息情况一样
当指定的存储器或外设完成数据传送时
便在"READY"线上发出"准备好"信号
CPU接收到这一信号后
会自动脱离TW状态而进入T4状态
只有在CPU和内存或I/O接口之间传输数据
以及填充指令队列时
CPU才执行总线周期
分时复用总线就是在同一根传输线上
在不同时间传送不同的信息
8086/8088正是靠分时复用技术
才能用40个引脚去实现众多数据、地址、控制信息的传送
8086/8088CPU有两种不同的工作模式（最小模式和最大模式）
8条引脚（24~31）在两种工作模式中具有不同的功能
一、8086/8088的引脚信号和功能
但外部性能是有区别
8086CPU功能结构分为两部分：总线接口部件BIU
执行部件EU
两部分各自执行自己的功能并行工作
这种工作方式与传统的计算机在执行指令时的串行工作相比极大的提高了工作效率
计算机执行程序时
CPU的工作顺序是：取指令 执行指令 再取指令 再执行指令．．．特点：CPU串行工作
第二代微处理器 1974年推出的8080、M6800、Z-80等
是8位微处理器
采用NMOS工艺
第三代微处理器 70年代后期Intel公司推出8086/8088、Motorola公司M68000、Zilog公司的Z8000
是16位微处理器
采用HMOS工艺
80年代以来
Intel公司推出80186用80286
一般情况下应保证指令队列中填满指令
使得EU可以不断地得到等待执行的指令
EU送来的存储器地址称为逻辑地址
由16位"段基址"和16位"偏移地址"（段内地址）组成
访问存储器的实际地址称为物理地址
用20位二进制表示
地址加法器用来完成由逻辑地址变换成物理地址的功能
这实际上是进行一次地址加法
一个最基本的总线周期由4个时钟周期组成
时钟周期是CPU的基本时间计量单位
它由计算机主频决定
例如8086的主频为10MHz
一个时钟周期就是100ns
在一个最基本的总线周期中
常将4个时钟周期分别称为4个状态
即T1、T2、T3、T4
1、时钟周期：由计算机的主频决定（主频的倒数）
用T表示
8086/8088CPU区别：（1）指令队列长度不同
8088只有4B
8086有6B；（2）外部数据总线不同
8088CPU与外部交换数据的总线宽度是8位
而8086达16位
三、8086/8088的存储器结构
字节和字的地址
字传送：高字节数 高地址
低字节数 低地址
用作状态线时
S6~S3用来输出状态信息
其中S3和S4表示当前使用的段寄存器 如下表所Biblioteka S5用来表示中断标志状态线
当IF=1时
S5置"1"；S6恒保持为"0"
3、（Bus High Enabale/Status）总线高字节有效信号
三态输出
低电平有效
用来表示当前高8位数据线上的数据有效
从存储器中取出该条指令的代码送入指令队列
一旦指令队列中空出2B
BIU将自动进行读指令的操作以填满队列
只要收到EU送来的操作数地址
BIU将立即形成这个操作数的物理地址
完成读写操作
遇到转移类指令
BIU将指令队列中剩余的指令作废
重新从存储器新的地址单元中取指令并送入指令队列
BIU中的指令队列可存放6B的指令代码
1、AD15~AD0（address data bus）地址/数据复用引脚（双向工作）
分时复用的地址/数据线
传送地址时三态输出
传送数据时可双向三态输入/输出
在8088中
A8~A15并不作复用
它们只是用来输出地址
称为A8~A15
作为复用引脚
在总线周期的T1状态用来输出要访问的存储器或I/O端口地址
T2~T3状态
对读周期来说
处于浮空状态；对于写周期来说
则是传输数据
2、A19/S6~A16/S3（Address/Status）输出
是分时复用的地址/状态线
用作地址线时
A19~A16与A15~A0一起构成访问存储器的20位物理地址
CPU访问I/O端口时
A19~A16保持为"0"
则由数据段寄存器DS或附加段寄存器ES作为寄存器
而偏移地址由16位偏移量得到
16位偏移量可以是指令中的偏移量加上16位地址寄存器的值组成
取决于指令的寻址方式
四、8086总线的工作周期
为了取得指令和传送数据的协调工作
就需要CPU的总线接口部件执行一个总线周期
在8086/8088中
2、总线周期：8086/8088通过总线对存储器或I/O接口进行一次访问所用的时间称为一个总线周期
3、指令周期：CPU从主存取一条指令并执行该条指令所用的时间
它可以包含若干个总线周期
4、一个总线周期至少包括4个时钟周期
典型的8086总线周期时序如上图所示
从新的地址重新取指令
这时
EU要等待BIU将取到指令装入队列后
才能继续执行
这两种情况下
EU和BIU的并行操作会受到一定影响
这是采用重叠操作方式不可避免的现象
EU中的算术逻辑运算单元ALU可完成16位或8位的二进制运算
低8位数据线总是和偶地址的存储器/IO端口相连接
这些存储器/IO端口称为偶体
高8位的数据线则与奇地址的存储器/IO端口相连接
这些存储器/IO端口称为奇体
用作奇体的选体信号
它与最低位地址码A0配合表示当前总线使用情况
见下表
AD0 总线使用情况 0 0 16位数据总线上进行字传送 0 1 高8位数据总线上进行字节传送 1 0 低8位数据总线上进行字节传送 1 1 无效 S4 S3 段寄存器 0 0 ES 0 1 SS 1 0 CS 1 1 DS
则在空闲周期中
总线低16位处于高阻状态
第三节 8086/8088CPU的引脚信号和工作模式
8086/8088CPU是十六位的微处理器
它向外的信号至少应包含16条数据线
20条地址线
再加上其他一些必要的控制信号
为了减少芯片引脚数量
对部分引脚采用了分时复用的方式
构成40条引脚的双列直插式封装
1个标志寄存器： FR；分成两类：状态标志、控制标志
FR的格式：
二、总线接口部件BIU
?功能：负责与存储器、I/O端口传送数据
?BIU的组成：
?4个段地址寄存器（16位）：CS、DS、ES、SS
?16位指令指针寄存器IP
?20位地址加法器
?6字节的指令队列
?一条指令20地址的形成：由代码段CS左移4位后与指令指针寄存器IP内容相加得到
与8086/8088兼容
第四代微处理器 1985年
推出的80386及M68020是32位微处理器
1989年推出80486
1993年推出Pentium及80586等更高性能的32位和64位微处理器
第二节8086/8088CPU结构
微处理器 8086, 8088结构类似
内部都是16位总线
而多路总线的低16位（8088则为低8位）上出现由CPU写出的数据或者CPU从存储器或端口读入的数据
在有些情况下
被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据
这时
外设或存储器会通过"READY"信号线在T3状态启动之前
向CPU发一个"数据未准备好"信号
于是CPU会在T3之后插入一个或多个附加的时钟周期TW
非数据传送期间
S7输出状态信息
在CPU处于保持响应期间被设置为高阻抗状态
4、NMI（Non Maskable Interrupt Request）不可屏蔽中断请求信号
将两个16位的二进制代码表示的逻辑地址变换为20位的物理地址
从而使可寻址的存储空间达到1MB
总线控制电路将8086/8088CPU的内部总线与CPU引脚所连接的外部总线相连
是8086/8088CPU与外部交换数据的必经之路
它实际上包括16条数据总线
20条地址总线和若干条控制总线
CPU正是通过这些总线与外部联系从而形成各种规模的8086/8088微型计算机
物理地址的形成（BIU完成）
例如
代码段寄存器CS=2000H
指令指针寄存器存放的是偏移地址IP=2200H
存储器的物理地址为20000H+2200H=22200H
存储器中的每个存储单元具有两种类型的地址：物理地址和逻辑地址
物理地址就是实际地址
它具有20位的地址值
(反之同样)
（一）、存储器的分段
1、每段逻辑容量最长可达64K字节
1MB空间可分为16个逻辑段
2、各段起始地址能被16整除
（低4位为0）
3、各段之间可分开、部分或完全重叠、可续排列、可断续排列
4、根据各段的用途将其定义为CS、DS、ES、SS段
并用偏移地址（距段起址的字节距离）表示被访问单元
TW也称等待状态
在TW状态
总线上的信息情况和T3状态的信息情况一样
当指定的存储器或外设完成数据传送时
便在"READY"线上发出"准备好"信号
CPU接收到这一信号后
会自动脱离TW状态而进入T4状态
只有在CPU和内存或I/O接口之间传输数据
以及填充指令队列时
CPU才执行总线周期
分时复用总线就是在同一根传输线上
在不同时间传送不同的信息
8086/8088正是靠分时复用技术
才能用40个引脚去实现众多数据、地址、控制信息的传送
8086/8088CPU有两种不同的工作模式（最小模式和最大模式）
8条引脚（24~31）在两种工作模式中具有不同的功能
一、8086/8088的引脚信号和功能
但外部性能是有区别
8086CPU功能结构分为两部分：总线接口部件BIU
执行部件EU
两部分各自执行自己的功能并行工作
这种工作方式与传统的计算机在执行指令时的串行工作相比极大的提高了工作效率
计算机执行程序时
CPU的工作顺序是：取指令 执行指令 再取指令 再执行指令．．．特点：CPU串行工作
第二代微处理器 1974年推出的8080、M6800、Z-80等
是8位微处理器
采用NMOS工艺
第三代微处理器 70年代后期Intel公司推出8086/8088、Motorola公司M68000、Zilog公司的Z8000
是16位微处理器
采用HMOS工艺
80年代以来
Intel公司推出80186用80286
一般情况下应保证指令队列中填满指令
使得EU可以不断地得到等待执行的指令
EU送来的存储器地址称为逻辑地址
由16位"段基址"和16位"偏移地址"（段内地址）组成
访问存储器的实际地址称为物理地址
用20位二进制表示
地址加法器用来完成由逻辑地址变换成物理地址的功能
这实际上是进行一次地址加法
一个最基本的总线周期由4个时钟周期组成
时钟周期是CPU的基本时间计量单位
它由计算机主频决定
例如8086的主频为10MHz
一个时钟周期就是100ns
在一个最基本的总线周期中
常将4个时钟周期分别称为4个状态
即T1、T2、T3、T4
1、时钟周期：由计算机的主频决定（主频的倒数）
用T表示
8086/8088CPU区别：（1）指令队列长度不同
8088只有4B
8086有6B；（2）外部数据总线不同
8088CPU与外部交换数据的总线宽度是8位
而8086达16位
三、8086/8088的存储器结构
字节和字的地址
字传送：高字节数 高地址
低字节数 低地址
用作状态线时
S6~S3用来输出状态信息
其中S3和S4表示当前使用的段寄存器 如下表所Biblioteka S5用来表示中断标志状态线
当IF=1时
S5置"1"；S6恒保持为"0"
3、（Bus High Enabale/Status）总线高字节有效信号
三态输出
低电平有效
用来表示当前高8位数据线上的数据有效
从存储器中取出该条指令的代码送入指令队列
一旦指令队列中空出2B
BIU将自动进行读指令的操作以填满队列
只要收到EU送来的操作数地址
BIU将立即形成这个操作数的物理地址
完成读写操作
遇到转移类指令
BIU将指令队列中剩余的指令作废
重新从存储器新的地址单元中取指令并送入指令队列
BIU中的指令队列可存放6B的指令代码
1、AD15~AD0（address data bus）地址/数据复用引脚（双向工作）
分时复用的地址/数据线
传送地址时三态输出
传送数据时可双向三态输入/输出
在8088中
A8~A15并不作复用
它们只是用来输出地址
称为A8~A15
作为复用引脚
在总线周期的T1状态用来输出要访问的存储器或I/O端口地址
T2~T3状态
对读周期来说
处于浮空状态；对于写周期来说
则是传输数据
2、A19/S6~A16/S3（Address/Status）输出
是分时复用的地址/状态线
用作地址线时
A19~A16与A15~A0一起构成访问存储器的20位物理地址
CPU访问I/O端口时
A19~A16保持为"0"
则由数据段寄存器DS或附加段寄存器ES作为寄存器
而偏移地址由16位偏移量得到
16位偏移量可以是指令中的偏移量加上16位地址寄存器的值组成
取决于指令的寻址方式
四、8086总线的工作周期
为了取得指令和传送数据的协调工作
就需要CPU的总线接口部件执行一个总线周期
在8086/8088中
2、总线周期：8086/8088通过总线对存储器或I/O接口进行一次访问所用的时间称为一个总线周期
3、指令周期：CPU从主存取一条指令并执行该条指令所用的时间
它可以包含若干个总线周期
4、一个总线周期至少包括4个时钟周期
典型的8086总线周期时序如上图所示
从新的地址重新取指令
这时
EU要等待BIU将取到指令装入队列后
才能继续执行
这两种情况下
EU和BIU的并行操作会受到一定影响
这是采用重叠操作方式不可避免的现象
EU中的算术逻辑运算单元ALU可完成16位或8位的二进制运算