清华大学微所cadence学习1 2013

12
Full-custom设计流程
电路编辑 composer 电路网表 Netlist model Tech-file, Design rule DRC, LVS, LPE Command file 工艺厂商提供 GDSII is a format for transferring 2D graphical-design data
版图验证 calibre
14
Institute of Microelectronics,Tsinghua University
与Cadence有关的几个重要文件
• .cshrc shell环境配置文档（linux系统和EDA软件）
• .cdsinit Cadence软件初始化设置文档
• • cds.lib Cadence 库管理文档，通常放在启动目录下 display.drf Cadence Layout editor 颜色图样设定文档
Institute of Microelectronics,Tsinghua University
28
加入元件
基本元件：st02库中 mn(nmos),mp(pmos)；
analogLib库中
vdd（电源）；gnd（地）……
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
18
电路图输入流程
•建库 •建底层单元 •电路图输入 •设置电路元件属性 •Check & Save •生成symbol •启动仿真器
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
19
Setp 1: 启动icfb
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
25
Step 4: 创建schematic view
• 选择CIW中的File->New>Cell View… • 选择library name: lab • 输入cell name: and2 • 选择Tool: Composerschematic，这时View name自动变为: schematic • 按OK进入schematic editor
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 27
Check and Save
快捷键
Schematic editor window 按此选择 library:cell
集成电路设计实践 2013春 LAB1
• Technology file包含与工艺相关的参数
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 15
Cadence的文件组织
项目目录 Cadence 启动目录 Library Directory
icfb &
Institute of Microelectronics,Tsinghua University
2
实验课程注意
• 及时提问 • 47人 & 32 实验PC
• 提醒
– 1、离开时关机； – 2、不要插拔网线。
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 3
30
加wire/wirename/pin
注意pin的方向
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
31
Wire连接
• 单击wire(narrow)按钮 鼠标单击选中起始点 再点击鼠标选中第二点 双击—画出终点 • Wire(wide)的绘制方法与此相同，二者无 本质区别
等，在搭建测试电路时常常用到。
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
24
Step 3: 创建设计库
• 建新的design library：lab
• 点击File —— new —— library 弹出new library窗口 • 在name框键lab，右边选attach to an existing techlfile • 在弹出的窗口中选工艺库: st02
20
CIW(Command Interpreter Window)
• Cadence工具的集中控制窗口
输出域 菜单栏 Log文件
窗口号
输入域
命令提示行
鼠标按纽提示
输出域：显示cadence运行时输出的信息，包含命令执行进度、 warning、error等内容，在进行debug时有参考意义
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 21
集成电路设计实践
LAB 1
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
实验课程内容
• 全定制电路设计中EDA工具的使用 • Cadence
• Lab1+Lab2+Lab3
集成电路设计实践 2013春 LAB1
29
定义元件属性
选中元件按‘q’ 键
HSPICE模型中的各属 性，Instance Name对 应网单中的元件名， Model Name对应网单 中的模型名
集成电路设计实践 2013春 LAB1
定义 元件 参数 Institute of Microelectronics,Tsinghua University
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
7
拷贝脚本文件PDK
• 在根目录下执行： cp /data2/class/lifule/lfl0110/pdk .
• 打开pdk文件查看内容
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
8
查看脚本文件PDK
执行脚本文件Pwk.baidu.comK
• 将文件内容拷贝到terminal中，并运行。
• 这样便生成了工艺所需的目录和文件。
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
10
启动cadence
必须在/csmc/cadence目录 下执行icfb命令启动 cadence &代表后台运行，即执行 该程序同时还能启动其他 程序 若无法启动，到/data2目 录下，运行source cadence.sh命令即可
•在~/csmc/cadence目录下启动Cadence: – cd ~/csmc/cadence ↙ – icfb& ↙ • 弹出来的窗口为集中命令控制窗口CIW
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
基于Cadence的定制设计流程
电路图输入 Composer Cdl out 电路仿真 Analog artist ok st02 Display.drf Design rule drc lvs lpe
集成电路设计实践 2013春 LAB1
S05mixdtssa01v11.scs
版图编辑 Virtuoso Stream out
• • • • •
第一部分:配置设计环境 第二部分:全定制流程和Cadence介绍 第三部分:原理图输入教程 第四部分:一个简单放大器的设计 第五部分:版图验证
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
4
第一部分
配置设计环境
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
5
打开命令窗口
登陆Linux桌面,点击 Applications-Accessories,如 左图所示,选择“ Terminal” 打开命令行窗口。
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
6
修改密码
用passwd 命令修改密 码. 密码有复杂 度要求，不 能纯数字否 则不能通过
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
在终端输入命令 gedit pdk & 该命令可以查看脚本文 件pdk的内容。 脚本文件即为一系列命 令的组合。 ln-sf代表强制软链接 cp代表拷贝命令，最后 的空格后加一点”.”代 表拷贝至当前目录
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 9
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 26
菜单项
当前命令
当前选择Instance个数
放大缩小的快速图示 修改、移动及复制 的快速图示
Schematic编辑窗口
这些是编辑时的快速图示，也 可以使用hot key，在编辑时可 以配合shift做加选及ctrl做少选 Repeat
22
查看工艺库st02
找到了pmos:layout，在 画版图时可直接调用
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
23
查看Cadence自带库analogLib
这里面都是一些理想器件，诸如电压源，电流源
Step2: 查看library:cell view
Tools Library Manager… 该库中有各种元件的symbol， 画电路图时需调用它们
集成电路设计实践 2013春 LAB1
工艺库，所有新建设 计库需attach到该库 Institute of Microelectronics,Tsinghua University
工艺库（techfile）
设计库1
设计库2
Cell Directory View Directory schematic
单元1
单元2
单元3（基本单元）
layout
symbol
schematic
symbol
symbol
定义在cds.lib中
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 16
集成电路设计实践 2013春 LAB1
电路仿真 Hspice/spectra 版图编辑 virtuoso 版图验证 calibre 寄生提取 calibre For LVS
后仿真 Hspice/spectra GDSII
13
Institute of Microelectronics,Tsinghua University
集成电路设计实践 2013春 LAB1 Institute of Microelectronics,Tsinghua University 11
第二部分
全定制流程和CADENCE介绍
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
Cell view
• Schematic • Symbol • layout
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University
17
第三部分
原理图输入教程
集成电路设计实践 2013春 LAB1
Institute of Microelectronics,Tsinghua University