10实验十 移位寄存器
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验十移位寄存器
一、实验目的
1.掌握移位寄存器的工作原理及电路组成。
2.测试双向移位寄存器的逻辑功能。
3.掌握二进制码的串行并行转换技术、二进制码的传输和累加。
二、实验原理
1.单向移位寄存器
移位寄存器是一种由触发器连接组成的同步时序电路。每个触发器的输出连到下一级触发器的控制输入端,在时钟的作用下,存贮在移位寄存器中的信息,逐位左移或右移。
移位寄存器的清零方式有两种:一种是将所有触发器的清零端CLR’连在一起,置位端S连在一起,当CLR=0,S=1时,Q端为0,这种方式称为“异步清零”。另一种方法是在串行输入端输入“0”电平,接着从CK端送4个脉冲,则所有触发器也可清至零状态。这种方式称为“同步清零”。
74LS164为集成的八位移位寄存器,特点是选通串行输入,并行输出。器件功能和外部引脚排列如图10-1所示。
1 2 3 4 5 6 7 图10-1 74LS164引脚排列CLR:清零CK(CP):时钟A、B:串入Q A~Q B:并出
2.双向移位寄存器
74LS194为集成的四位双向移位寄存器,当清零端(CLR)为低电平时,输出端(Q A、Q B、Q C、Q D)均为低电平(零)。当工作方式控制端(S1、S0)均为高电平时,在时钟(CK)上升沿作用下,并行数据(A、B、C、D)被送入相应的输出端(Q A、Q B、Q C、Q D),此时串行数据被禁止;当S1为低电平,S0为高电平时,在时钟CK上升沿作用下进行右移操作,数据由R送入;当S1为高电平,S0低电平时,在时钟CK上升沿作用下进行左移操作,数据由L送入;当S0和S1为低电平时,时钟CK被禁止, 移位寄存器保持不变。
三、实验仪器和器件
1.实验仪器
DZX-2B型电子学综合实验装置
2.器件
74LS00(二输入端四与非门)、74LS20(四输入端二与非门)
74LS76(双J-K触发器)、74LS164(单向移位寄存器)
四、实验内容
1.由四个主从J-K触发器构成简单的四位串行移位寄存器(用74LS76),并测量其逻辑功能;
由四个J 、K 主从触发器组成 Cin : 接单脉冲 CK : 接单脉冲 R 、S :接逻辑电平 A~D : 接电平显示
图10-3
置位串行输入时钟清零
图10-2
接电平显示
(1)将双JK 触发器两块74LS76插入DZX-2B 型电子学综合实验装置上的IC 插座,按图10-2连接成四位串行移位寄存器。
(2)按图10-3将个输入端、输出端及各控制端,然后按表10-1的要求,送入寄存数据,记住先送最高位,输入信号一定要与时钟同时出现。在四个时钟脉冲后,就把四位数字存入寄存器,寄存器一定是串行输入,输出则可以由D 、C 、B 、A 并行输出,或由D 串行输出。(只要加入四个时钟脉冲,从D 即可串行输出)
(3)按表10-1对输入端的要求,观察输出端的显示,记录在表10-1内。
2.测量八位移位寄存器74LS164的逻辑功能;
(1)按图10-4将74LS164八位寄存器的输入输出接至实验箱的所需信号源和显示器上;
1、2、9:接逻辑电平 8:接单脉冲
A~H :接电平显示
(2)按表10-2要求进行测试,将显示结果填入表内。 3.用74LS164构成八位扭环形计数器 五、实验报告要求
1.自行设计实验电路和实验表格,记录实验数据;
接电平显示 “电平
输出10101001的接线图
接脉冲接电平显示
八位扭环形计数器连线图
“接脉冲接电平显示
2.整理实验数据,分析实验结果,与理论是否相符?
与理论值一致。
3.根据实验结果,总结寄存器的基本原理。
寄存器是一种基本时序电路,它由具有存储功能的触发器(如基本触发器、同步触发器、主从触发器或边沿触发器等)构成,把需要处理的数据、代码先寄存起来以便随时取用。
4.写出移位寄存器输入、输出方式的种类。
移位寄存器可以并行输入、并行输出,可以串行输入、串行输出,可以并行输入、串行输出,可以串行输入、并行输出。
5.总结并写出移位寄存器的用途。
移位寄存器可以实现寄存数据和代码的功能,也可以实现移位功能,包括简单二进制乘除运算和环行计数器。