版图重点总结

第一章基本概念

(1) ☆☆集成电路：Integrated Circuit ，缩写IC

IC是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。

(2)特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。

(3)就设计方法而言，设计集成电路的方法可以分为三种方式：

全定制（Full-Custom Design Approach）

半定制（Semi-Custom Design Approach）

（标准单元、积木块、门阵列、门海）

可编程IC （PLD：Programmable Logic Device）

（PROM 、GAL 、PLA、PAL、PLD 、FPGA ）

（4）☆☆积木块法(BB)与标准单元法（sc）不同之处是：第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。第二，它没有统一的布线通道，而是根据需要加以分配。

（5）☆☆门阵列方法与门海方法的比较

门阵列方法的设计特点：

设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。

不足：设计灵活性较低；门利用率低；芯片面积浪费。

门海方法的设计特点：

门利用率高，集成密度大，布线灵活，保证布线布通率。

不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。（6）集成电路设计：根据电路功能和性能要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期以保证全局优化，设计出满足需求的集成电路。其最终的输出结果是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。

（7）版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示，版图与所采用的制备工艺紧密相关。

（8）版图设计：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，是集成电路设计的最终输出。

（9）布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置，产生布线网格，还可以规划电源、地线以及数据通道分布。

（10）布局：根据级别最低的功能块中各基本单元直接的连接关系或较高级别的功能块中各较小功能块之间的连接关系，分配各基本单元或较小功能块的位置，使芯片面积尽可能的小。（11）布线：进行单元间或功能块间的连接，合理分配布线空间，使布线均匀，布通率达到百分之百。

第二章

（1）☆☆MOS 晶体管是用栅电压控制源漏电流的器件, 重要的公式是萨方程(I-V 方程): IDS=k ′•W/L•[(VG -VT-VS)2-(VG-VT-VD)2] （2）集成电阻 1.NWELL 电阻 2.MOS 管电阻

* 工作在线性区的MOS 管可用作电阻

* 它是一个可变电阻, 其变化取决于各极电压的变化：

()()[]

2

2D T G S T G S

D DS DS V V V V V V k V V I V R ------=

=

3.导线电阻 第三章

（1）栅氧：栅极、薄 场氧：隔离、厚

（2）☆☆（概念、区别）接触孔（contact ）特指最低层金属孔，用于将最低层金属和多晶硅或者扩散层连接起来；通孔（via ）则是指允许更高层金属进行相互连接的孔。 （3）反相器版图

（4）☆☆（10分）棒形图（Stick Diagram ）

在准备版图设计时，棒状图是对电路进行版图规划的一种简单的方法。

– 给出所有器件的初步布局；

– 给出了确定哪些有源区连接到相同点位上的过程，以及翻转器件的影响

（flipping device ）的影响，以便于利用这些“共用”节点； – 给出共用有源的最终结果。

●棒状图非常简单地表示了器件以及它们的连接，它是介于电路图和最终版图之间的

中间形式。

●用一条水平的棒状图形来表示P型扩散区并使其位于图的顶部，以另一条水平的棒

状图形表示N型扩散区并使其位于图的底部，多晶硅、扩散区以及连线都可以用一条简单的线来表示，当一条多晶硅与一个扩散区交叉的时候就表示了一个晶体管。

●大部分的原理图都将P型器件画在上面，N型器件画在下面。

●通过线段连接各个器件端头实现布线，器件的连接接触点可以在任何你需要的位置，

以一些小的“x”来表示连接点的位置。

●为了构造晶体管的版图，我们不得不将扩散区拆成几段。这种断开结构迫使我们在

不同器件的扩散区之间要留有一定的位置。但是，当源漏不能共用时，这种断开则是必须的。每一次的拆断都导致晶体管被分开并因此产生面积的浪费，理想的设计是不断拆断扩散区。

●必须设法减小版图的面积。利用源漏共用去除一些断开点。

●在数字电路中，应保持P型晶体管和N型晶体管成对的结构，并且，栅采用短的多

晶连接。（P型、N型晶体管对的图形彼此靠近。

（16）使用指状晶体管来实现大的晶体管和关键的晶体管

细长的晶体管

器件版图固有的寄生电阻和电容。

●版图工程师可以在保证电路设计师要求的参数不变的前提下，通过改变版图改善器

件特性。

●寄生电容的大小完全取决于穿越有源区的栅面积（栅长乘以栅宽，称为栅区），因为

不能改变栅长和栅宽，所以无法改变寄生电容。

●但可以在不改变栅区大小的情况下减少寄生电阻——把晶体管分裂成小的晶体管，

并将其并联，每个晶体管的相同端必须被连接在一起，这样有效栅宽没有改变，但寄生电阻减小了。

☆☆源漏区共用：

将所有A点连接在一起，所有B点连接在一起，所有C点连接在一起构成一个完整的器件。最小间隔规则迫使各晶体管分开，不同的端点之间必须间隔一个最小的距离，但这样的连接方式浪费了大量的空间。