电子科大微嵌(ppt)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2. 行选择线有效时，数据通过 T1送至B处；
3. 列选择线有效时，数据通过 T2送至芯片的数据引脚I/O；
4. 为防止存储电容C放电导致数 据丢失，必须定时进行刷新；
5. 动态刷新时行选择线有效，而 列选择线无效。（刷新是逐行 进行的。）
内存储器与并行总线的接口
微处 理器
或 总线 接口
IO//M 高位AB
字线M-1
…
d0 数 （ d1 据 三
缓态 … 冲双 dN-1 器 向
）
D0 D1
… DN-1
读写控制逻辑
R/W CE
控制线
1. 该RAM芯片外部共有地址线 L 根，数据线 N 根；
2. 该类芯片内部采用单译码（字译码）方式，基本存储单元排列成M*N的 长方矩阵，且有M=2L的关系成立；
RAM芯片的组成与结构（二）
15 /54
紫外线可擦除ROM (UVEPROM)
浮栅上电荷可长期保存 在 125℃ 环 境 温 度 下 ， 70% 的电荷能保存10年以上。
擦除：用紫外线或X射线 擦除。需20~30分钟。
缺点：需要两个MOS管； 编程电压偏高；P沟道管的 开关速度低。
引入浮栅的MOS器件
电可擦除的ROM(EEPROM)
AB 低位AB
DB
RD/WR
地址 片选控制
译码
主
存
地址锁存
储
数据缓冲
器
一、数据线：如果考虑总线负载问题，可加接数据收发器。
二、读写控制线：考虑有效电平。
三、地址线：字选＋片选。
字选：系统地址总线中的低位地址线直接与各存储芯片的地址线连接 。 所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。 片选：系统地址总线中余下的高位地址线经译码后用做不同存储芯片
）
D0
控制线
读写控制
1. 该RAM芯片外部共有地址线 2n 根，数据线 1 根；
2. 该类芯片内部一般采用双译码（复合译码、重合选择）方式，基本存储单 元排列成N*N 的正方矩阵，且有M =22n =N2 的关系成立；
静态RAM芯片的引脚特性
从三总线的角度看：
1. 地址线数目A、数据
线数目D与芯片容量（
的片选。通常IO//M信号也参与片选译码。
11/42
RAM芯片的组成与结构（一）
地址线
存储芯片容量标为“M*N”（bit）
数据线
a0
D0 0,0 D0
……
DN-1 0,N-1 DN-1
A0 A1
地
地 a1
址址
位 线
字线0 位 线
… AL-1
寄译 存 …码
…
器
器 aM-1
0Байду номын сангаас
M-1,0
… ……
N-1
M-1,N-1
不同的存储原理
双极型： 存取速度快，但集成度低，一般用于大 型计算机或高速微机的Cache；
半导体 存储器
易失性 存储器
非易失性 存储器
静态SRAM 速度较快，集成度较低，
MOS型
一般用于对速度要求高、 而容量不大的场合（Cache
） 动态DRAM 集成度较高但存取速度较
低，一般用于需较大容量
掩膜ROM
特点：擦除和写入均利用隧道效应。 浮栅与漏区间的氧化物层极薄（20纳米以下） ，称为隧道区。当隧道区电场大于107V/cm时隧 道区双向导通。
读出
擦除（写1）
写入（写0）
快闪存储器(Flash Memory)
（1）写入利用雪崩注入法 。源极接地；漏极接6V；控 制栅12V脉冲，宽10 s。
7
M×N）直接相关：
所以，6264容量： 213×8＝8K×8
2. 控制信号应包括：片 选信号和读/写信号
14/42
可编程只读存储器PROM
存储单元多采用熔丝－低 熔点金属或多晶硅。写入时 设法在熔丝上通入较大的电 流将熔丝烧断。
产品出厂时存的全是1，用 户可一次性写入，即把某些 1改为0。但只能一次编程。
4. 列选择线有效（高电 平 ）时，C 、D处的数据
I/O 信息通过门控管T7和T8 送至芯片的数据引脚I/O 。
动态RAM的单管基本存储单元
行选择线 B
刷新放大器
T1 A
存储 电容
C
列选
T2
择线
I/O
集成度高，但速度较慢，价 格低，一般用作主存。
1. 电容上存有电荷时，表示存储 数据A为逻辑1；
作业：1，2，10~17 1(9~10)不做
思考：3 ~9
第五章结束
自自动动化化工工程程学学院院
测测试试技技术术及及仪仪器器研研究究所所
肖肖寅寅东东
EE-T-mTEmaELiaELl:iE：l:：xyx0dy02ad28ra8-cr-6hc61ehr1e8@r83@31u13eu30sets03ct3.ce.dedu.uc.ncn
二.数据存取顺序
1. 随机存取（直接存取） 可按地址随机访问； 访问时间与地址无关；
– 顺序存取 (先进先出) FIFO、队列(queue)
– 堆栈存储 先进后出(FILO)/后进先出(LIFO)； 向下生成和向上生成； 实栈顶SS、堆栈指针SP；
堆栈的生成方式
静态RAM的六管基本存储单元
行选择线
T5
T3
C
A
T1
+5V
T4
B T2
1. T1和T2组成一个双稳态 触发器，用于保存数据 。T3和T4为负载管。
T6
D
2. 如A点为数据D，则B点 为数据/D。
3. 行选择线有效（高电 平 ）时，A 、B处的数据信 息通过门控管T5和T6送 至C、D点。
T7
列选择线
T8
I/O
集成度低，但速度快，价格高， 常用做Cache。
电子科大微嵌演示文稿
优选电子科大微嵌
练习:分析图中74LS138各输出端的译码 地址范围。
A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOW
0 0 0 1 0
&
218
AH
Y0
B
Y1
C
Y2
G1 Y3
Y4
G2A Y5
Y6
&
G2B Y7
74LS138 3-8译码器
端口译码电路
第五章 习题
的场合（主存）。
一次性可编程PROM
紫外线可擦除EPROM
电可擦除E2PROM
快闪存储器FLASH
磁介质存储器 磁带、软磁盘、硬磁盘（ DA、RAID） 光介质存储器 只读型、一次写入型、多次写入型
不同的读写策略
一.数据访问方式
– 并行存储器 (Parallel Memory) – 串行存储器 (Serial Memory)
存储芯片容量标为“M*1”（bit）
A0 A1
… An-1
X
X X0
地 地 X1
址址
寄 存
…
译 码
…
器
器 XN-1
地址线
D0 0,0 D0
DN-1 0,N-1 DN-1
…
…
N-1,0
…
N-1,N-1
Y0
…
YN-1
Y地址译码器
…
Y地址寄存器
… An An+1
A2n-1
数据线
数（
D
据三 缓态
D 冲双
器向
3. 列选择线有效时，数据通过 T2送至芯片的数据引脚I/O；
4. 为防止存储电容C放电导致数 据丢失，必须定时进行刷新；
5. 动态刷新时行选择线有效，而 列选择线无效。（刷新是逐行 进行的。）
内存储器与并行总线的接口
微处 理器
或 总线 接口
IO//M 高位AB
字线M-1
…
d0 数 （ d1 据 三
缓态 … 冲双 dN-1 器 向
）
D0 D1
… DN-1
读写控制逻辑
R/W CE
控制线
1. 该RAM芯片外部共有地址线 L 根，数据线 N 根；
2. 该类芯片内部采用单译码（字译码）方式，基本存储单元排列成M*N的 长方矩阵，且有M=2L的关系成立；
RAM芯片的组成与结构（二）
15 /54
紫外线可擦除ROM (UVEPROM)
浮栅上电荷可长期保存 在 125℃ 环 境 温 度 下 ， 70% 的电荷能保存10年以上。
擦除：用紫外线或X射线 擦除。需20~30分钟。
缺点：需要两个MOS管； 编程电压偏高；P沟道管的 开关速度低。
引入浮栅的MOS器件
电可擦除的ROM(EEPROM)
AB 低位AB
DB
RD/WR
地址 片选控制
译码
主
存
地址锁存
储
数据缓冲
器
一、数据线：如果考虑总线负载问题，可加接数据收发器。
二、读写控制线：考虑有效电平。
三、地址线：字选＋片选。
字选：系统地址总线中的低位地址线直接与各存储芯片的地址线连接 。 所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。 片选：系统地址总线中余下的高位地址线经译码后用做不同存储芯片
）
D0
控制线
读写控制
1. 该RAM芯片外部共有地址线 2n 根，数据线 1 根；
2. 该类芯片内部一般采用双译码（复合译码、重合选择）方式，基本存储单 元排列成N*N 的正方矩阵，且有M =22n =N2 的关系成立；
静态RAM芯片的引脚特性
从三总线的角度看：
1. 地址线数目A、数据
线数目D与芯片容量（
的片选。通常IO//M信号也参与片选译码。
11/42
RAM芯片的组成与结构（一）
地址线
存储芯片容量标为“M*N”（bit）
数据线
a0
D0 0,0 D0
……
DN-1 0,N-1 DN-1
A0 A1
地
地 a1
址址
位 线
字线0 位 线
… AL-1
寄译 存 …码
…
器
器 aM-1
0Байду номын сангаас
M-1,0
… ……
N-1
M-1,N-1
不同的存储原理
双极型： 存取速度快，但集成度低，一般用于大 型计算机或高速微机的Cache；
半导体 存储器
易失性 存储器
非易失性 存储器
静态SRAM 速度较快，集成度较低，
MOS型
一般用于对速度要求高、 而容量不大的场合（Cache
） 动态DRAM 集成度较高但存取速度较
低，一般用于需较大容量
掩膜ROM
特点：擦除和写入均利用隧道效应。 浮栅与漏区间的氧化物层极薄（20纳米以下） ，称为隧道区。当隧道区电场大于107V/cm时隧 道区双向导通。
读出
擦除（写1）
写入（写0）
快闪存储器(Flash Memory)
（1）写入利用雪崩注入法 。源极接地；漏极接6V；控 制栅12V脉冲，宽10 s。
7
M×N）直接相关：
所以，6264容量： 213×8＝8K×8
2. 控制信号应包括：片 选信号和读/写信号
14/42
可编程只读存储器PROM
存储单元多采用熔丝－低 熔点金属或多晶硅。写入时 设法在熔丝上通入较大的电 流将熔丝烧断。
产品出厂时存的全是1，用 户可一次性写入，即把某些 1改为0。但只能一次编程。
4. 列选择线有效（高电 平 ）时，C 、D处的数据
I/O 信息通过门控管T7和T8 送至芯片的数据引脚I/O 。
动态RAM的单管基本存储单元
行选择线 B
刷新放大器
T1 A
存储 电容
C
列选
T2
择线
I/O
集成度高，但速度较慢，价 格低，一般用作主存。
1. 电容上存有电荷时，表示存储 数据A为逻辑1；
作业：1，2，10~17 1(9~10)不做
思考：3 ~9
第五章结束
自自动动化化工工程程学学院院
测测试试技技术术及及仪仪器器研研究究所所
肖肖寅寅东东
EE-T-mTEmaELiaELl:iE：l:：xyx0dy02ad28ra8-cr-6hc61ehr1e8@r83@31u13eu30sets03ct3.ce.dedu.uc.ncn
二.数据存取顺序
1. 随机存取（直接存取） 可按地址随机访问； 访问时间与地址无关；
– 顺序存取 (先进先出) FIFO、队列(queue)
– 堆栈存储 先进后出(FILO)/后进先出(LIFO)； 向下生成和向上生成； 实栈顶SS、堆栈指针SP；
堆栈的生成方式
静态RAM的六管基本存储单元
行选择线
T5
T3
C
A
T1
+5V
T4
B T2
1. T1和T2组成一个双稳态 触发器，用于保存数据 。T3和T4为负载管。
T6
D
2. 如A点为数据D，则B点 为数据/D。
3. 行选择线有效（高电 平 ）时，A 、B处的数据信 息通过门控管T5和T6送 至C、D点。
T7
列选择线
T8
I/O
集成度低，但速度快，价格高， 常用做Cache。
电子科大微嵌演示文稿
优选电子科大微嵌
练习:分析图中74LS138各输出端的译码 地址范围。
A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOW
0 0 0 1 0
&
218
AH
Y0
B
Y1
C
Y2
G1 Y3
Y4
G2A Y5
Y6
&
G2B Y7
74LS138 3-8译码器
端口译码电路
第五章 习题
的场合（主存）。
一次性可编程PROM
紫外线可擦除EPROM
电可擦除E2PROM
快闪存储器FLASH
磁介质存储器 磁带、软磁盘、硬磁盘（ DA、RAID） 光介质存储器 只读型、一次写入型、多次写入型
不同的读写策略
一.数据访问方式
– 并行存储器 (Parallel Memory) – 串行存储器 (Serial Memory)
存储芯片容量标为“M*1”（bit）
A0 A1
… An-1
X
X X0
地 地 X1
址址
寄 存
…
译 码
…
器
器 XN-1
地址线
D0 0,0 D0
DN-1 0,N-1 DN-1
…
…
N-1,0
…
N-1,N-1
Y0
…
YN-1
Y地址译码器
…
Y地址寄存器
… An An+1
A2n-1
数据线
数（
D
据三 缓态
D 冲双
器向