中央处理器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基准时间的确定
– 以完成最复杂指令功能的时间为准 – 以访问一次存储器的时间为基准
若指令字长 = 存储字长则 取指周期 = 机器周期
26
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢时钟周期：每两个相邻的时钟脉冲上升（下 降）沿之间的时间间隔称为T状态，节拍或时 钟周期（Clock Cycle）
PSW:程序状态字寄存器
– 存放程序状态字
7
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组织
➢使用寄存器要注意：
了解地址寄存器和数据寄存器的长度 了解通用寄存器有无特殊指派或特殊用法 了解专用寄存器的用法 了解寄存器的数量 程序员可见的寄存器
– 通用寄存器、地址寄存器、条件码寄存器 （部分可见）、PC
◆ 条件转移指令BRN的情况
上述控制序列中第4步应改为：
If N=0 then End
；N为符号位
返回
23
If N=1 then PCout,Yin
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢指令周期：执行一条指令所需要的时间称 为指令周期，一般包括三个子周期。
取指令周期：在指令周期开始之时，根据 PC值将指令从存储器中取出放进IR中。
（2）M IR 控制器
（3）读：M MDR ALU 写：AC MDR M
AC；
问题： （1）标明图中a，b，c，d四个寄存器的名 称。 （2）简述指令从主存储器取到控制器的数 据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。
19
计算机硬件基础
8.1 CPU的结构与功能
• 一条指令的完整执行过程
同步
– 用一条公共时钟线让两者同频工作
异步
– 通过一个“存储器操作完成”（MFC）信号让CPU等待 存储器操作的结束。
10
计算机硬件基础
8.1 CPU的结构与功能
• CPU的基本功能
➢存储器读：读取某一主存单元的内容，并 将其装入某一个CPU寄存器；读出来的可能 是数据也可能是指令
➢存储器写：把一个数据字从某一CPU寄存 器存入给定的主存单元中；
1. 取指阶段，CPU从内存中读取指令，程序计数 器保存要被取出的下一条指令的地址，除非遇 到跳转指令等情况，否则，PC一般都是在每次 取指后加上一个增量（当前指令的字节数）；
2. 分析阶段，对取出的指令解释指令的功能，分 析操作数地址。这一阶段也称为译码
3. 执行阶段，执行译码好的指令，这期间可能会 读写存储器或端口来获取操作数或者存放结果。
15
计算机硬件基础
8.1 CPU的结构与功能
• 数据通路
➢基本结构
CPU内部总线方式：将所有的寄存器的输入端
和输出端都连接到一条或多条公共的通路上，
结构简单，但是数据传输存在较多的冲突现象，
图1
性能较低。如果连接各部件的总线只有一条， 则称单总线结构；如果CPU中有两条或更多的
总线，则构成双总线结构和多总线结构。在双
指令执行过程中每个操作的完成，都由确定的
具有基准时标的时序信号来控制；
设计简单，实现容易；影响简单指令执行的速 度。
29
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
采用定长的机器周期（统一节拍）
–以 最长 的 微操作序列 和 最繁 的微操作作 为 标准（机器周期内节拍数相等）
➢寄存器堆：现代计算机通常有大量的通用 寄存器，在硬件实现的时候，通常将他们放 在一个单独的模块中，采用存储元件阵列来 实现，这个模块称为寄存器堆。
4
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢通用寄存器
这是一组程序员可以访问的多功能的寄存器， 可以存放数据，也可以做一些专用的数据或 存储地址，如R0~Rn-1
➢地址寄存器
用于存放基址地址或变址地址或堆栈指针的 专用处理器。在有些系统中可能会将某些通 用寄存器指定为地址寄存器。
➢暂存器
有些系统具有临时存放数据的暂存器TEMP
5
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢控制寄存器
MAR:存储器地址寄存器
– 存放将被访问的存储器单元的地址
MDR:存储器数据寄存器
13
计算机硬件基础
8.1 CPU的结构与功能
• CPU基本功能
➢通用寄存器之间传送数据
例：MOV R4, R1
R1out，R4in
➢进行算术和逻辑运算并保存 结果至寄存器或存储器
例：ADD R3,R1,R2 R3 (R1)+(R2)
t1: R1out，Yin t2: R2out，ADD，Zin t3: Zout，R3in
注意，阶段可能会分的更细，如取指、译码、执行、访存、回写 20等，如酷睿分了14个阶段，Pentium 4分了21甚至32阶段
计算机硬件基础
8.1 CPU的结构与功能
◆ 考虑一条比较简单的指令： Add R1 ，（R3）
◆ 执行这条指令需要下列动作： （1）取指令； （2）取第一个操作数(由R3指出的存储单元的内容)； （3）完成加法运算；（R1+(R3)) （4）结果存入R1中。
T
➢时钟周期是控制计算机操作的最小单位时间 ➢一个机器周期内可以完成若干微操作，每个
微操作需要一定的时间，时钟周期（节拍） 将一个机器周期分成了若干时间段
27
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期、
➢三个周期组成多级时序系统
CLK
节拍 (状态)
T0 T1 T2 T3
（1）标明图中a，b，c，d四个寄存器的名称。 （2）简述指令从主存储器取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/取访问的
数据通路。
17
计算机硬件基础
18
计算机硬件基础
解: （1）a: 存储数据寄存器MDR；
c: 存储地址寄存器MAR；
b: 指令寄存器IR； d: 程序计数器PC。
CLK
T0 T1 T2 T3
机器周期 （取指令）
T0 T1 T2 T3
机器周期 （取有效地址）
指令周期
T0 T1 T2 T3
机器周期 （执行指令）
30
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
采用不定长机器周期（分散节拍）
– 按照每一个机器周期的实际需求来安排节拍 数；机器周期内节拍数不等
8
计算机硬件基础
8.1 CPU的结构与功能
• CPU的内部结构
CPU 内部总线
①
②
⑧
③
⑦
④ ⑨
⑤
⑥
9 返回
CPU内部结构
计算机硬件基础
8.1 CPU的结构与功能
• CPU与主存间通信
➢存储结构
冯·诺依曼式
– 代码与数据存放在同一个存储体中
哈佛式
– 代码与数据分别放在不同的存储体中
➢CPU与主存间通信方式——解决CPU与主存间速度不 匹配问题
计算机硬件基础
第8章 中央处理器
1
计算机硬件基础
本章内容
• CPU的结构与功能
• 控制器的功能与设计
• 流水线处理器
• 多发射技术
• 多核处理器
• 处理器举例
2
计算机硬件基础
8.1 CPU的结构与功能
• CPU概念：CPU是读取指令，控制并执行指令 的部件，该部件不仅要与计算机的其它功能部 件进行信息交换，还要控制它们的操作。
间址周期：从存储器取出操作数，受操作数 数目，寻址方式影响，如果无需从存储器读 取操作数，则无此子周期。
执行周期：根据操作码完成指令的执行。
24
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢典型指令的指令周期
非访存指令：只有取指的时候才访存，数据无 需访存。
直接访存指令：除了取指外，至少还要为一个 操作数的获得再访存一遍，直接访存的操作数 越多，访存次数越多。
总线或多总线结构中，数据的传递可以同时进
行。
图2
16
专用数据通路方式（不采用CPU内部总线方 式）：根据指令执行过程中的数据和地址的流
动方向安排连接线路，避免使用共享的总线， 性能比较高，但硬件量大。
计算机硬件基础
例1 CPU结构如图，其中有一个累加寄存器AC、一 个状态寄存器；各部分之间的连线表示数据通路 ，箭头表示信息转送方向。要求：
5 R1out,Yin,WMFC；(R1) => Y 6 MDRout, Add,Zin；相加 7 Zout, R1in, End；结果 => R1
22
计算机硬件基础
◆ 无条件转移(相对)指令BR的控制序列
步
动作
1 PCout,MARin,Read, Clear Y, 1 => C0 ,Add,Zin 2 Zout,PCin,WMFC 3 MDRout,IRin 4 PCout,Yin 5 （IR的偏移字段)out,Add,Zin 6 Zout,PCin,End
• CPU主要包括：控制器与运算器两大功能部件 和寄存器组。
➢运算器：算术逻辑单元，负责算术与逻辑运算 ➢控制器：控制指令执行的功能部件 ➢寄存器组：用于存放结果、状态等数据的存储部件
3
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢寄存器功能：在CPU中用来保存运算和控 制过程中的中间结果、最终结果以及控制、 状态信息。
14
计算机硬件基础
8.1 CPU的结构与功能
• 数据通路
➢概念：数据在功能部件之间传送的路径称 为数据通路。运算器与各寄存器之间的传送 路径就是中央处理器内部数据通路。
“数据通路”描述了信息从什么地方开始， 中间经过哪个寄存器或多路开关，最后传送 到哪个寄存器及数据流动时候的控制。
➢功能：实现CPU内部的运算器和寄存器以 及寄存器之间的数据交换。
机器周期 （取指令）
T0 T1 T2 T3
机器周期 （取有效地址）
指令周期
节拍 (状态)
28
T0 T1 T2 T3 T0 T1 T2
机器周期
机器周期
（取指令）
（执行指令）
指令周期
T0 T1 T2 T3
机器周期 （执行指令）
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
节拍 (状态)
T0 T1 T2 T3
机器周期 （取指令）
T0 T1 T2 T3 T T
延长 机器周期 （执行指令）
32
计算机硬件基础
8.2 控制器的功能与设计
➢寄存器传送：把一个数据字从某一CPU寄 存器送到另一个寄存器或者ALU；
➢运算：进行一个算术运算或逻辑运算，将 结果送入某一CPU寄存器或存储器 。
11
计算机硬件基础
8.1 CPU的结构与功能
• CPU的基本功能
➢存储器读：
CPU向主存发送地址和读信号；
例：从内存读取一字节
R2 (R1)
t1: R1out, MARin t2: Read t3: WMFC ;等待MFC信号 t4: MDRout, R2in
节拍 (状态)
T0 T1 T2 T3 T0 T1 T2
机器周期
机器周期
（取指令）
（执行指令）
指令周期
31
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
延长节拍
– 选取能满足大多数机器周期的要求的节拍数 为基本节拍。
– 对于复杂机器周期，若基本节拍无法完成周 期内的所有操作，则可以延长一到两个节拍
– 存放要写入存储器或从存储器读出的数据
PC:程序计数器
– 存放下一条要取出的指令的地址
IR:指令寄存器
– 存放当前取出准备执行的指令
6
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢控制寄存器
Y:暂存输入ALU的数据 Z:暂存ALU的输出结果
➢状态寄存器（条件码寄存器）
条件码寄存器
– 存放进位、溢出等条件码
间接访存指令：需要两次访存才能获得一个间 接寻址的操作数。
程序控制指令：根据目的地址的寻址方式决定 访存次数。
25
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢机器周期
所有指令执行过程中的一个基准时间 确定机器周期需考虑的因素
– 每条指令的执行步骤 – 每一步骤所需要的时间
12
计算机硬件基础
8.1 CPU的结构与功能
• CPU基本功能
➢存储器写
主存地址装入MAR，数据字节装入MDR，然 后向存储器发一个“写”信号。
例：把一个字写入主存，数据字放在寄存器R2中，主 存单元地址放在R1中
t1: R1out, MARin t2: R2out, MDRin t3: Write t4: WMFC来自百度文库
21
计算机硬件基础
▲ 指令Add R1, (R3)的执行控制序列
步
动作
说明
返回微指令 返回微程序概念
1 PCout,MARin,Read, Clear Y,1=>C0, Add, Zin ；取指，(PC)+1
2 Zout,PCin,WMFC；(PC)+1 => PC 3 MDRout,IRin ；指令 => IR 4 R3out,MARin,Read；取数据
– 以完成最复杂指令功能的时间为准 – 以访问一次存储器的时间为基准
若指令字长 = 存储字长则 取指周期 = 机器周期
26
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢时钟周期：每两个相邻的时钟脉冲上升（下 降）沿之间的时间间隔称为T状态，节拍或时 钟周期（Clock Cycle）
PSW:程序状态字寄存器
– 存放程序状态字
7
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组织
➢使用寄存器要注意：
了解地址寄存器和数据寄存器的长度 了解通用寄存器有无特殊指派或特殊用法 了解专用寄存器的用法 了解寄存器的数量 程序员可见的寄存器
– 通用寄存器、地址寄存器、条件码寄存器 （部分可见）、PC
◆ 条件转移指令BRN的情况
上述控制序列中第4步应改为：
If N=0 then End
；N为符号位
返回
23
If N=1 then PCout,Yin
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢指令周期：执行一条指令所需要的时间称 为指令周期，一般包括三个子周期。
取指令周期：在指令周期开始之时，根据 PC值将指令从存储器中取出放进IR中。
（2）M IR 控制器
（3）读：M MDR ALU 写：AC MDR M
AC；
问题： （1）标明图中a，b，c，d四个寄存器的名 称。 （2）简述指令从主存储器取到控制器的数 据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。
19
计算机硬件基础
8.1 CPU的结构与功能
• 一条指令的完整执行过程
同步
– 用一条公共时钟线让两者同频工作
异步
– 通过一个“存储器操作完成”（MFC）信号让CPU等待 存储器操作的结束。
10
计算机硬件基础
8.1 CPU的结构与功能
• CPU的基本功能
➢存储器读：读取某一主存单元的内容，并 将其装入某一个CPU寄存器；读出来的可能 是数据也可能是指令
➢存储器写：把一个数据字从某一CPU寄存 器存入给定的主存单元中；
1. 取指阶段，CPU从内存中读取指令，程序计数 器保存要被取出的下一条指令的地址，除非遇 到跳转指令等情况，否则，PC一般都是在每次 取指后加上一个增量（当前指令的字节数）；
2. 分析阶段，对取出的指令解释指令的功能，分 析操作数地址。这一阶段也称为译码
3. 执行阶段，执行译码好的指令，这期间可能会 读写存储器或端口来获取操作数或者存放结果。
15
计算机硬件基础
8.1 CPU的结构与功能
• 数据通路
➢基本结构
CPU内部总线方式：将所有的寄存器的输入端
和输出端都连接到一条或多条公共的通路上，
结构简单，但是数据传输存在较多的冲突现象，
图1
性能较低。如果连接各部件的总线只有一条， 则称单总线结构；如果CPU中有两条或更多的
总线，则构成双总线结构和多总线结构。在双
指令执行过程中每个操作的完成，都由确定的
具有基准时标的时序信号来控制；
设计简单，实现容易；影响简单指令执行的速 度。
29
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
采用定长的机器周期（统一节拍）
–以 最长 的 微操作序列 和 最繁 的微操作作 为 标准（机器周期内节拍数相等）
➢寄存器堆：现代计算机通常有大量的通用 寄存器，在硬件实现的时候，通常将他们放 在一个单独的模块中，采用存储元件阵列来 实现，这个模块称为寄存器堆。
4
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢通用寄存器
这是一组程序员可以访问的多功能的寄存器， 可以存放数据，也可以做一些专用的数据或 存储地址，如R0~Rn-1
➢地址寄存器
用于存放基址地址或变址地址或堆栈指针的 专用处理器。在有些系统中可能会将某些通 用寄存器指定为地址寄存器。
➢暂存器
有些系统具有临时存放数据的暂存器TEMP
5
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢控制寄存器
MAR:存储器地址寄存器
– 存放将被访问的存储器单元的地址
MDR:存储器数据寄存器
13
计算机硬件基础
8.1 CPU的结构与功能
• CPU基本功能
➢通用寄存器之间传送数据
例：MOV R4, R1
R1out，R4in
➢进行算术和逻辑运算并保存 结果至寄存器或存储器
例：ADD R3,R1,R2 R3 (R1)+(R2)
t1: R1out，Yin t2: R2out，ADD，Zin t3: Zout，R3in
注意，阶段可能会分的更细，如取指、译码、执行、访存、回写 20等，如酷睿分了14个阶段，Pentium 4分了21甚至32阶段
计算机硬件基础
8.1 CPU的结构与功能
◆ 考虑一条比较简单的指令： Add R1 ，（R3）
◆ 执行这条指令需要下列动作： （1）取指令； （2）取第一个操作数(由R3指出的存储单元的内容)； （3）完成加法运算；（R1+(R3)) （4）结果存入R1中。
T
➢时钟周期是控制计算机操作的最小单位时间 ➢一个机器周期内可以完成若干微操作，每个
微操作需要一定的时间，时钟周期（节拍） 将一个机器周期分成了若干时间段
27
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期、
➢三个周期组成多级时序系统
CLK
节拍 (状态)
T0 T1 T2 T3
（1）标明图中a，b，c，d四个寄存器的名称。 （2）简述指令从主存储器取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/取访问的
数据通路。
17
计算机硬件基础
18
计算机硬件基础
解: （1）a: 存储数据寄存器MDR；
c: 存储地址寄存器MAR；
b: 指令寄存器IR； d: 程序计数器PC。
CLK
T0 T1 T2 T3
机器周期 （取指令）
T0 T1 T2 T3
机器周期 （取有效地址）
指令周期
T0 T1 T2 T3
机器周期 （执行指令）
30
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
采用不定长机器周期（分散节拍）
– 按照每一个机器周期的实际需求来安排节拍 数；机器周期内节拍数不等
8
计算机硬件基础
8.1 CPU的结构与功能
• CPU的内部结构
CPU 内部总线
①
②
⑧
③
⑦
④ ⑨
⑤
⑥
9 返回
CPU内部结构
计算机硬件基础
8.1 CPU的结构与功能
• CPU与主存间通信
➢存储结构
冯·诺依曼式
– 代码与数据存放在同一个存储体中
哈佛式
– 代码与数据分别放在不同的存储体中
➢CPU与主存间通信方式——解决CPU与主存间速度不 匹配问题
计算机硬件基础
第8章 中央处理器
1
计算机硬件基础
本章内容
• CPU的结构与功能
• 控制器的功能与设计
• 流水线处理器
• 多发射技术
• 多核处理器
• 处理器举例
2
计算机硬件基础
8.1 CPU的结构与功能
• CPU概念：CPU是读取指令，控制并执行指令 的部件，该部件不仅要与计算机的其它功能部 件进行信息交换，还要控制它们的操作。
间址周期：从存储器取出操作数，受操作数 数目，寻址方式影响，如果无需从存储器读 取操作数，则无此子周期。
执行周期：根据操作码完成指令的执行。
24
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢典型指令的指令周期
非访存指令：只有取指的时候才访存，数据无 需访存。
直接访存指令：除了取指外，至少还要为一个 操作数的获得再访存一遍，直接访存的操作数 越多，访存次数越多。
总线或多总线结构中，数据的传递可以同时进
行。
图2
16
专用数据通路方式（不采用CPU内部总线方 式）：根据指令执行过程中的数据和地址的流
动方向安排连接线路，避免使用共享的总线， 性能比较高，但硬件量大。
计算机硬件基础
例1 CPU结构如图，其中有一个累加寄存器AC、一 个状态寄存器；各部分之间的连线表示数据通路 ，箭头表示信息转送方向。要求：
5 R1out,Yin,WMFC；(R1) => Y 6 MDRout, Add,Zin；相加 7 Zout, R1in, End；结果 => R1
22
计算机硬件基础
◆ 无条件转移(相对)指令BR的控制序列
步
动作
1 PCout,MARin,Read, Clear Y, 1 => C0 ,Add,Zin 2 Zout,PCin,WMFC 3 MDRout,IRin 4 PCout,Yin 5 （IR的偏移字段)out,Add,Zin 6 Zout,PCin,End
• CPU主要包括：控制器与运算器两大功能部件 和寄存器组。
➢运算器：算术逻辑单元，负责算术与逻辑运算 ➢控制器：控制指令执行的功能部件 ➢寄存器组：用于存放结果、状态等数据的存储部件
3
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢寄存器功能：在CPU中用来保存运算和控 制过程中的中间结果、最终结果以及控制、 状态信息。
14
计算机硬件基础
8.1 CPU的结构与功能
• 数据通路
➢概念：数据在功能部件之间传送的路径称 为数据通路。运算器与各寄存器之间的传送 路径就是中央处理器内部数据通路。
“数据通路”描述了信息从什么地方开始， 中间经过哪个寄存器或多路开关，最后传送 到哪个寄存器及数据流动时候的控制。
➢功能：实现CPU内部的运算器和寄存器以 及寄存器之间的数据交换。
机器周期 （取指令）
T0 T1 T2 T3
机器周期 （取有效地址）
指令周期
节拍 (状态)
28
T0 T1 T2 T3 T0 T1 T2
机器周期
机器周期
（取指令）
（执行指令）
指令周期
T0 T1 T2 T3
机器周期 （执行指令）
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
节拍 (状态)
T0 T1 T2 T3
机器周期 （取指令）
T0 T1 T2 T3 T T
延长 机器周期 （执行指令）
32
计算机硬件基础
8.2 控制器的功能与设计
➢寄存器传送：把一个数据字从某一CPU寄 存器送到另一个寄存器或者ALU；
➢运算：进行一个算术运算或逻辑运算，将 结果送入某一CPU寄存器或存储器 。
11
计算机硬件基础
8.1 CPU的结构与功能
• CPU的基本功能
➢存储器读：
CPU向主存发送地址和读信号；
例：从内存读取一字节
R2 (R1)
t1: R1out, MARin t2: Read t3: WMFC ;等待MFC信号 t4: MDRout, R2in
节拍 (状态)
T0 T1 T2 T3 T0 T1 T2
机器周期
机器周期
（取指令）
（执行指令）
指令周期
31
计算机硬件基础
8.2 控制器的功能与设计
• 时序信号的控制方式
➢同步控制方式
延长节拍
– 选取能满足大多数机器周期的要求的节拍数 为基本节拍。
– 对于复杂机器周期，若基本节拍无法完成周 期内的所有操作，则可以延长一到两个节拍
– 存放要写入存储器或从存储器读出的数据
PC:程序计数器
– 存放下一条要取出的指令的地址
IR:指令寄存器
– 存放当前取出准备执行的指令
6
计算机硬件基础
8.1 CPU的结构与功能
• 寄存器组
➢控制寄存器
Y:暂存输入ALU的数据 Z:暂存ALU的输出结果
➢状态寄存器（条件码寄存器）
条件码寄存器
– 存放进位、溢出等条件码
间接访存指令：需要两次访存才能获得一个间 接寻址的操作数。
程序控制指令：根据目的地址的寻址方式决定 访存次数。
25
计算机硬件基础
8.2 控制器的功能与设计
• 指令周期、机器周期、时钟周期
➢机器周期
所有指令执行过程中的一个基准时间 确定机器周期需考虑的因素
– 每条指令的执行步骤 – 每一步骤所需要的时间
12
计算机硬件基础
8.1 CPU的结构与功能
• CPU基本功能
➢存储器写
主存地址装入MAR，数据字节装入MDR，然 后向存储器发一个“写”信号。
例：把一个字写入主存，数据字放在寄存器R2中，主 存单元地址放在R1中
t1: R1out, MARin t2: R2out, MDRin t3: Write t4: WMFC来自百度文库
21
计算机硬件基础
▲ 指令Add R1, (R3)的执行控制序列
步
动作
说明
返回微指令 返回微程序概念
1 PCout,MARin,Read, Clear Y,1=>C0, Add, Zin ；取指，(PC)+1
2 Zout,PCin,WMFC；(PC)+1 => PC 3 MDRout,IRin ；指令 => IR 4 R3out,MARin,Read；取数据