数字逻辑

数字逻辑课程设计

学院计算机工程学院班级

姓名学号

成绩指导老师杨建富

2013 年1 月4 日

数字逻辑课程设计报告

一、设计目的

1.熟悉555定时器的电路结构和工作原理。

2.掌握用555定时器组成多谐振荡器的方法。

3.掌握集成计数器的使用及功能测试。

4.熟悉显示译码器的使用方法。

5.掌握用74LS90分频的方法。

6.掌握数码管的显示方法。

二、设计内容

1.用555电路产生频率为1KHZ的方波脉冲。

2.通过分频产生频率为1HZ的时钟脉冲。

3.完成分、秒计时，通过译码并用数码显示。

三、实验器材

74LS90十进制计数器4个

74LS48二进制七段译码器2个

74LS92 十二分频计数器1个

NE555定时器1个

七段译码显示器2个

电容0.1μF、0.01μF1个、1个

电阻 3.9 kΩ、5.1kΩ各一个

导线若干

逻辑电路板1个

四、设计思想

利用555定时器构成的多谐振荡器为电路提供脉冲源以驱动电路工作。用555电路产生频率为1KHZ的方波脉冲，然后用3个74LS90将频率逐渐分成100HZ,10HZ,1HZ。74LS90可以实现十分频，使输入到计数器的频率为1HZ，经过计数器的计数，再通过74LS48译码器的译码，在数码显示器上的数字变化就为每秒一个，当数值达到60时，计数器的秒钟就清零，而分钟显示“1”，就可以实现数字钟的功能。计数器实现了对时间的累计，并以8421BCD码形式输出，选用74LS48作为显示译码电路，选用七段数码管作为显示单元电路。

五．实验原理

1.七段译码器和数码管实现数字显示

（1）七段发光二极管数码管

七段LED数码管有共阴极和共阳极两种，试验中使用共阴极型数码管，它的逻辑符号和内部电路如图1-1所示，要求配用相应的译码\驱动器。小型数码管的每端发光二极管的正向电压，随显示光的颜色略有区别，通常约占有2V，点亮电流在5-10mA。

图1-1

（2）七段译码\驱动器

74LS48是BCD码输入的4线7段译码\驱

动器。图1-2为其逻辑符号。其中A3-A0是BCD

码输入端；Ya-Yg是译码输出端，有效输出为1，

器件内部有上拉电阻，不必外接负载电阻至电

源，能直接驱动共阴极七段LED数码管工作；

LT‘为测灯输入端，当LT‘=0是，输出全为1，数

码管的七段全部点亮，以测试数码管各段能否正常发光，平时应置高电平RBI’是灭0输入端，其功能是能吧不希望显示的0熄灭；BI’/RBO’为灭灯输入/灭零输出，当它作为输入端使用时，只要BI’=0，无论A3-A0的状态是什么，数码管各段同时熄灭。当它作为输出端使用时，RBO’=0表示器件处于灭零状态。使用逻辑实验箱时，有的试验箱内部配置的数码管已和相应的七段译码器内部连接好，在板面上标有DA.DB。译码器BCD码输入插孔标有8，4，2，1，只要将信号引入上述四个插孔，就可显示相应字符。

2．时间计数器的实现

时间计数器电路是由秒个位和秒十位计数器，分个位和分十位计数器电路构成，秒和分计数器是60进制计数器。主要用74LS90和74LS92来实现，74LS90是10进制计数器，74LS92是6进制计数器，组合起来形成60进制计数器。

74LS90

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R01、R02对计数器清零，借助S91、S92将计数器置9。其具体功能详述如下：（1）计数脉冲从CP1输入，Q A作为输出端，为二进制计数器。

（2）计数脉冲从CP2输入，Q D Q C Q B作为输出端，为异步五进制加法计数器。（3）若将CP2和Q A相连，计数脉冲由CP

输入，Q D、Q C、Q B、Q A作为输出端，

1

则构成异步8421码十进制加法计数器。

（4）若将CP1与Q D相连，计数脉冲由CP2输入，Q A、Q D、Q C、Q B作为输出端，则构成异步5421码十进制加法计数器。

（5）清零、置9功能。

a)异步清零

当R01、R02均为“1”；S91、S92中有“0”时，实现异步清零功能，即Q D Q C Q B Q A

＝0000。

b)置9功能

当S91、S92均为“1”；R01、R02中有“0”时，实现置9功能，即Q D Q C Q B Q A ＝1001。

表1. 74LS90功能表

图1. 74LS90管脚排列

74LS92

74LS92 内部是由4 个主从触发器和用作除2 计数器及计数周期长度为除6的3位2进制计数器所用的附加选通所组成。

表2. 74LS92功能表

3．校时功能的实现

当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。校时方式有两种，即快校时和慢校时两种，快校时是通过开关控制，使计数器对1HZ的校时脉冲计数。慢校时是用手动产生单脉冲做校时脉冲。本实验主要是校秒电路，S为控制开关，校时脉冲采用分频器输出的1HZ脉冲，当S 为“0”时可进行快校时，如果校时脉冲由单词脉冲产生器提供，则可以进行慢校时。需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S为0或1时，可能会产生抖动按电容可以缓解抖动。必要时还应将其改为去抖动开关电路。

4.振荡器电路

利用555定时器组成的多谢振荡器接通电源后，电容C1被充电，当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定的周期脉冲，通过改变电路上器件的值可以微调脉冲周期。振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精确度越高。555多谐振荡器频率公式为f=1.443/[(R1+2R2)C]

555定时器引脚图如下图1-5，①脚Vss（GND），外接电源负极，一般与地相接；②脚TR，为低电平（负脉冲）触发端，当该段的电压低于1/3Vcc时内部触发器置位，555输出为1；③脚OUT，输出端，与外部负载相连；④脚RD，置零端，低电平有效，当该段加低电平获负脉冲时③脚输出为0；⑤脚VC，电压控制端，不使用时接一个0.01μF的电容到地；⑥脚TH，高电平触发端（又称高电平复位端），当该端加以电压大于2/3Vcc的电压时可使内部触发器复位，即555输出为0；⑦脚DIS，放电端用作定时电容的放电；⑧脚Vcc，电源正极。

自激多谢振荡器如图1-6，用于产生频率

图1-5 555定时器引脚图图1-6 自激多谐振荡器

5.完整电路图