共模抑制比详解
差分放大电路的共模抑制比
差分放大电路的共模抑制比差分放大电路,听起来高深莫测,但其实它就像你家里的一个调音师,专门负责把信号的声音调到最佳状态。
这玩意儿的共模抑制比,那可是个很重要的指标呢。
简单来说,共模抑制比(CMRR)就是这位调音师的能力,能把背景噪音和想要的信号区分得有多清楚。
想象一下,你在咖啡店里,周围是人声鼎沸,音乐声和咖啡机的噪音四处游荡,这时你想听清朋友的声音,差分放大电路就是你耳朵里的那位调音师,把那些杂音都抛到九霄云外,让你专心听他讲的故事。
大家可能会好奇,什么是共模信号?其实就是那些两条输入线上都有的信号,比如说环境噪音、电源干扰等。
而差分信号呢,就是你真正想要听到的,比如朋友的声音。
调音师的本事在于,他能把两者分开,把共模信号“打包走”,留下的就是你最想听的内容。
这就像是把杂七杂八的杂志和你最爱的那本小说分开一样,前者完全不想碰,后者却是心心念念的宝贝。
再说这个共模抑制比,它的数值越大,说明调音师的能力越强。
想象一下,一位顶尖的调音师,能把背景的噪音压到无声,而想要的声音却响亮而清晰,这感觉简直就是如沐春风啊。
相反,如果这个比值低,那就像在一个吵闹的市场里,根本听不清你爱吃的那碗牛肉面的摊主在说什么,真让人抓狂。
我们来聊聊差分放大电路的构造。
它通常有两个输入端子,一个正端,一个负端。
正端接收信号,负端则接收与正端相同的共模信号。
这就像是你的左耳和右耳,两个耳朵各自接收声音,但你希望它们把环境的噪音过滤掉,只留下你要的声音。
于是,电路内部的运算放大器就发挥作用了,利用反相和非反相的工作原理,让你在最终输出时,能得到一个干净的信号。
这些技术细节就像是在讲一场魔术,最后呈现给你的却是让人惊艳的效果。
实践中共模抑制比的测量可不是那么简单。
我们需要用到一些仪器,比如示波器,来观察输入输出信号的波形。
就像是在盯着一场精彩的比赛,只有好好观察,才能明白谁是赢家,谁是被淘汰的。
而在实验室里,科学家们总是在不断调试,优化电路,追求更高的CMRR,就像乐手们不断练习,追求音色的完美。
共模抑制比计算公式
共模抑制比计算公式在实际的差动放大器中,输入信号往往包含差分信号和共模信号。
差分信号是差动放大器所关心的信号,而共模信号则是误差信号,需要被尽量抑制。
CMRR的大小表示了差动放大器对共模信号的抑制程度,CMRR越大,表示抑制能力越强,对共模信号的适应性越好。
CMRR的计算公式如下:CMRR = 20 log10(,Adm/Acm,)其中CMRR是共模抑制比,Adm是差动模式增益(也即差分信号放大倍数),Acm是共模模式增益。
通常情况下,Adm远大于Acm,所以CMRR 可以表示为:CMRR ≈ 20 log10(Adm)在实际中,CMRR的计算可能会稍有差异,取决于具体的差动放大器电路和性能。
一般来说,我们可以通过实验或者仿真测试来得到差动放大器的输入输出特性曲线,然后根据数据计算CMRR。
在实际应用中,CMRR的值应该尽量大,以确保差动放大器对共模干扰信号的抑制能力。
较高的CMRR可以帮助提高传感器测量系统的抗干扰能力,减少误差源对系统性能的影响。
要提高差动放大器的CMRR,可以采取以下措施:1.优化电路设计,减少共模模式增益。
共模模式增益可以通过选择合适的元件和电路结构来降低,从而提高CMRR。
2.增加差动放大器的增益。
通过增加差动模式增益,可以使CMRR的分子增大,从而提高CMRR的值。
3.优化差动放大器的输入电阻和输出电阻。
合理选择输入电阻和输出电阻,可以减小对共模信号的影响,从而提高CMRR。
总之,共模抑制比是衡量差动放大器对共模信号的抑制能力的一个重要指标。
通过优化电路设计和选择合适的电路结构,可以提高差动放大器的CMRR,从而提高系统的抗干扰能力。
共模抑制比
共模抑制比:共模抑制比定义为当运放工作于线性区时,运放差模增益与共模增益的比值。
共模抑制比是一个极为重要的指标,它能够抑制差模输入中的共模干扰信号。
由于共模抑制比很大,大多数运放的共模抑制比一般在数万倍或更多,用数值直接表示不方便比较,所以一般采用分贝方式记录和比较。
一般运放的共模抑制比在80~120dB之间。
电源电压抑制比:电源电压抑制比定义为当运放工作于线性区时,运放输入失调电压随电源电压的变化比值。
电源电压抑制比反映了电源变化对运放输出的影响。
目前电源电压抑制比只能做到80dB左右。
所以用作直流信号处理或是小信号处理模拟放大时,运放的电源需要作认真细致的处理。
当然,共模抑制比高的运放,能够补偿一部分电源电压抑制比,另外在使用双电源供电时,正负电源的电源电压抑制比可能不相同。
输出峰-峰值电压:输出峰-峰值电压定义为,当运放工作于线性区时,在指定的负载下,运放在当前大电源电压供电时,运放能够输出的最大电压幅度。
除低压运放外,一般运放的输出输出峰-峰值电压大于±10V。
一般运放的输出峰-峰值电压不能达到电源电压,这是由于输出级设计造成的,现代部分低压运放的输出级做了特殊处理,使得在10k负载时,输出峰-峰值电压接近到电源电压的50mV以内,所以称为满幅输出运放,又称为轨到轨(raid-to-raid)运放。
需要注意的是,运放的输出峰-峰值电压与负载有关,负载不同,输出峰-峰值电压也不同;运放的正负输出电压摆幅不一定相同。
对于实际应用,输出峰-峰值电压越接近电源电压越好,这样可以简化电源设计。
但是现在的满幅输出运放只能工作在低压,而且成本较高。
最大共模输入电压:最大共模输入电压定义为,当运放工作于线性区时,在运放的共模抑制比特性显著变坏时的共模输入电压。
一般定义为当共模抑制比下降6dB是所对应的共模输入电压作为最大共模输入电压。
最大共模输入电压限制了输入信号中的最大共模输入电压范围,在有干扰的情况下,需要在电路设计中注意这个问题。
共模抑制比的概念
共模抑制比的概念
嘿,朋友们!今天咱来聊聊共模抑制比这个听起来有点高大上的玩意儿。
你说共模抑制比像不像一个厉害的守门员呀!它的任务呢,就是把那些不应该进来的“坏东西”给挡在门外。
在电路的世界里,共模信号就像是那些想要捣乱的“小淘气”,而共模抑制比就是那个能把它们拒之门外的卫士。
咱可以想象一下,电路就像是一个球队,正常的信号是球队里的主力球员,他们在场上努力拼搏,为我们带来好的表现。
可共模信号呢,就是那些试图干扰比赛的场外因素,比如吵闹的观众啦,或者突然刮来的一阵风。
共模抑制比呢,就得把这些场外干扰尽可能地挡住,让比赛能够顺利进行。
要是共模抑制比不够高,那可就麻烦啦!就好像守门员不太给力,老是让那些“小淘气”溜进来,那球队还怎么好好比赛呀?电路的表现不就大打折扣了嘛!
你再想想,要是在一个重要的比赛中,守门员总是守不住门,那观众得多失望呀!同理,共模抑制比不高的话,我们使用电器啥的也会觉得不顺畅呀,这可不行!
那怎么才能让共模抑制比高高的呢?这就需要在电路设计和元件选择上下功夫啦!就像挑选一个厉害的守门员一样,得精心挑选合适的元件,让它们组成一个强大的防线。
而且呀,还得不断地进行调试和优化,让这个防线越来越坚固。
你说,这共模抑制比是不是特别重要呀?它可关系到电路的稳定和性能呢!如果没有一个好的共模抑制比,那我们的各种电子设备可能就会时不时地出点小毛病,那多烦人呀!所以呀,大家可别小看了这个共模抑制比哦!
总之呢,共模抑制比就像是电路世界里的守护天使,默默地守护着电路的正常运行。
我们要重视它,让它发挥出最大的作用,这样我们才能享受到更好的电子设备带来的便利呀!你说是不是这个理儿呢?。
共模抑制比详解
,共模抑制比也不可 能力也就越差。
抑制共模抑制比详细解释定义为了说明差分放大电路抑制 共模信号及放大差模信号的 能力,常用共模抑制比作为一 项技术指标来衡量,其定义为放大器对差模信号的 电压放大倍数Aud 与对共模信号的电 压放大倍数 Auc 之比,称为共模抑制比,英文全称是Common Mode Rejection Ratio ,因此一般用简写 CMRR 来表示,符号为 Kcmr ,单位是分贝db 。
差模信号电压放大倍数 Aud 越大,共模信号电压放大倍数Auc 越小,则CMRR 越大。
此时差分放大电路 抑制共模信号的 能力越强,放大器的 性能越优良。
当差动放大电路完全 对称时,共模信号电压放大倍数 Auc=0,则共模抑制比CMR Rs ,这是理想情况,实际上 电路完全对称是不存在的,共模抑制比也不可能趋于无穷大。
差分放大器影响共模抑制比的 因素◊电路对称性——电路的对称性决定了被放大后的信号残存共模干扰的幅度,电路对称性越差,其共模抑制比就越小,抑制共模信号(干扰)的能力也就越差。
◊电路本身的 线性工作范围一一实际的 电路其线性范围不是无限大的,当差模信号 超出了电路线性范围时,即使正常信号也不能被正常放大,更谈不上共模抑制能力。
实际电 路的 线性工作范围都小于其工作电压, 这也就是为什么对共模抑制要求较高的 设备前端电路也采用较高工作电压的原因。
为了说明差动放大电路抑制共模信号的能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号的 电压放大倍数 Aud 与对共模信号的 电压放大倍数Auc 之比,称为共模抑制比,用 KCMR 表示。
差模信号电压放大倍数 Aud 越大,共模信号电压放大倍数Auc 越小,则KCMR 越大。
此时差分放大电路抑制共模信号的 能力越强,放大器的 性能越好。
当差动放大电路完全对称时,共模信号电压放大倍数 Auc=0,则共模抑制比 KCMR>^ ,这是理想情况,实际上电路完全对称是不存在的 能趋于无穷大。
光耦合器共模抑制比
光耦合器共模抑制比
光耦合器共模抑制比(Common Mode Rejection Ratio,CMRR)是指光耦合器在共模信号和差模信号同时存在的情况下,光耦合器对共模信号的抑制能力。
以下是一些示例:
1.在通信系统中,光耦合器用于将电信号转换为光信号,或者将光信号转换
为电信号。
在转换过程中,可能会同时存在共模信号和差模信号,而光耦合器的共模抑制比决定了其对共模信号的抑制能力。
2.在某些传感器应用中,光耦合器用于将传感器的电信号与外界的光信号进
行耦合。
在这种情况下,光耦合器的共模抑制比也至关重要,因为它能够影响传感器输出的准确性和稳定性。
总之,光耦合器共模抑制比是衡量光耦合器性能的重要参数之一,它表示了光耦合器对共模信号的抑制能力。
在实际应用中,需要根据具体需求选择具有适当共模抑制比的光耦合器,以确保系统的稳定性和准确性。
认识运放的共模抑制比
认识运放的共模抑制比-CMRR2015.01.18一、概念共模抑制比定义为当运放工作于线性区时,运放的差模增益与共模增益之比值。
共模抑制比是一个极为重要的指标,它表示了抑制差模输入时的共模干扰信号能力。
由于共模抑制比很大,大多数运放的共模抑制比一般在数万倍或更多,用数值直接表示不方便比较,所以一般采用分贝方式记录和比较。
一般运放的共模抑制比在80~120dB之间。
表一是运放TLC27L4CN和AD627A共模抑制比的参数对照表。
最小值典型值单位TLC27L4CN6594dBAD627A7790dB表一共模抑制比参数表图一为AD627A共模抑制比与频率的关系图。
图一AD627A共模抑制比与频率的关系图二、仿真2.1直流时共模抑制比的仿真2.1.1对运放TLC27L4CN的仿真图一电路是对运放TLC27L4CN差模放大倍数的仿真测定。
由图可知该电路的差模放大倍数约为2100倍。
图一差模放大倍数的测定图二电路是对运放TLC27L4CN共模放大倍数的仿真测定。
从图中可以看到该电路的共模放大倍数约为1倍。
图二共模放大倍数的测定由以上仿真可知,运放TLC27L4CN的共模抑制比约为:66.5dB。
接近手册给定参数的最小值65dB。
2.1.2对运放AD627A的仿真图三电路是对运放AD627A差模放大倍数的仿真测定。
从图中可以看到该电路的共模放大倍数为5.001倍。
图三差模放大倍数的测定图四电路是对运放AD627A共模放大倍数的仿真测定。
从图中可以看到该电路的共模放大倍数约为0.0007395倍。
图四共模放大倍数的测定由图三、图四的仿真可知,运放AD627A的共模抑制比约为:76.6dB。
接近手册给定参数的最小值77dB。
运放AD627A的共模抑制比较TLC27L4CN的高11.6dB,与手册给定的数值一致。
2.2交流时共模抑制比的仿真2.2.1对运放TLC27L4CN的仿真图五电路是对运放TLC27L4CN交流差模放大倍数的仿真测定。
共模抑制比详解
共模抑制比详细解释为了说明差分放大电路抑制及放大差模信号(de) 能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号(de) Aud与对共模信号(de) 电压放大倍数Auc之比,称为共模抑制比,英文全称是Common Mode Rejection Ratio,因此一般用简写CMRR来表示,符号为Kcmr,单位是分贝db.差模信号电压放大倍数Aud越大,共模信号电压放大倍数Auc越小,则CMRR越大.此时抑制共模信号(de) 能力越强,放大器(de) 性能越优良.当差动放大电路完全对称时,共模信号电压放大倍数Auc=0,则共模抑制比CMRR→∞,这是理想情况,实际上电路完全对称是不存在(de) ,共模抑制比也不可能趋于无穷大.◇电路对称性——电路(de) 对称性决定了被放大后(de) 信号残存共模干扰(de) 幅度,电路对称性越差,其共模抑制比就越小,抑制共模信号(干扰)(de) 能力也就越差.◇电路本身(de) 线性工作范围——实际(de) 电路其线性范围不是无限大(de) ,当差模信号超出了电路线性范围时,即使正常信号也不能被正常放大,更谈不上共模抑制能力.实际电路(de) 线性工作范围都小于其工作电压,这也就是为什么对共模抑制要求较高(de) 设备前端电路也采用较高工作电压(de) 原因.为了说明差动放大电路抑制共模信号(de) 能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号(de) 电压放大倍数Aud 与对共模信号(de) 电压放大倍数Auc之比,称为共模抑制比,用KCMR表示. 差模信号电压放大倍数Aud越大,共模信号电压放大倍数Auc越小,则KCMR 越大.此时差分放大电路抑制共模信号(de) 能力越强,放大器(de) 性能越好.当差动放大电路完全对称时,共模信号电压放大倍数Auc=0,则共模抑制比KCMR→∞,这是理想情况,实际上电路完全对称是不存在(de) ,共模抑制比也不可能趋于无穷大.电路对称性越差,其共模抑制比就越小,抑制共模信号(干扰)(de) 能力也就越差.> > > 正文共模和差模信号(de) 定义及产生机理、电缆、绞线、变压器和扼流圈电磁干扰产生及其(de) 抑制1 引言了解共模和差模信号之间(de) 差别,对正确理解脉冲磁路和工作模块之间(de) 关系是至关重要(de) .变压器、共模扼流圈和自耦变压器(de) 端接法,对在局域网(LAN)和通信接口电路中减小共模干扰起关键作用.共模噪音在用无屏蔽对绞电缆线(de) 通信系统中,是引起射频干扰(de) 主要因素,所以了解共模噪音将有利于更好地了解我们关心(de) 磁性界面(de) 电磁兼容论点.本文(de) 主要目(de) 是阐述差模和共模信号(de) 关键特性和共模扼流圈、自耦变压器端接法主要用途,以及为什么共模信号在无屏蔽对绞电缆线上会引起噪音发射.在介绍这些信号特点(de) 同时,还介绍了抑制一般噪音常用(de) 方法.2 差模和共模信号我们研究简单(de) 两线电缆,在它(de) 终端接有负载阻抗.每一线对地(de) 电压用符号V1和V2来表示.差模信号分量是VDIFF,共模信号分量是VCOM,电缆和地之间存在(de) 寄生电容是Cp.其电路如图1所示,其波形如图2所示.2.1 差模信号纯差模信号是:V1=-V2 (1)大小相等,相位差是180°VDIFF=V1-V2 (2)因为V1和V2对地是对称(de) ,所以地线上没有电流流过.所有(de) 差模电流(IDIFF)全流过负载.在以电缆传输信号时,差模信号是作为携带信息“想要”(de) 信号.局域网(LAN)和通信中应用(de) 无线收发机(de) 结构中安装(de) 都是差模器件.两个电压(V1+V2)瞬时值之和总是等于零.2.2 共模信号纯共模信号是:V1=V2=VCOM (3)大小相等,相位差为0°V3=0 (4)共模信号(de) 电路如图3所示,其波形如图4所示.因为在负载两端没有电位差,所以没有电流流过负载.所有(de) 共模电流都通过电缆和地之间(de) 寄生电容流向地线.在以电缆传输信号时,因为共模信号不携带信息,所以它是“不想要”(de) 信号.两个电压瞬时值之和(V1+V2)不等于零.相对于地而言,每一电缆上都有变化(de) 电位差.这变化(de) 电位差就会从电缆上发射电磁波.3 差模和共模信号及其在无屏蔽对绞线中(de) EMC在对绞电缆线中(de) 每一根导线是以双螺旋形结构相互缠绕着.流过每根导线(de) 电流所产生(de) 磁场受螺旋形(de) 制约.流过对绞线中每一根导线(de) 电流方向,决定每对导线发射噪音(de) 程度.在每对导线上流过差模和共模电流所引起(de) 发射程度是不同(de) ,差模电流引起(de) 噪音发射是较小(de) ,所以噪音主要是由共模电流决定.3.1 对绞线中(de) 差模信号对纯差模信号而言,它在每一根导线上(de) 电流是以相反方向在一对导线上传送.如果这一对导线是均匀(de) 缠绕,这些相反(de) 电流就会产生大小相等,反向极化(de) 磁场,使它(de) 输出互相抵消.在无屏蔽对绞线系统中(de) 差模信号如图5所示.在无屏蔽对绞线中,不含噪音(de) 差模信号不产生射频干扰.3.2 对绞线中(de) 共模信号共模电流ICOM在两根导线上以相同方向流动,并经过寄生电容Cp到地返回.在这种情况下,电流产生大小相等极性相同(de) 磁场,它们(de) 输出不能相互抵消.如图6所示,共模电流在对绞线(de) 表面产生一个电磁场,它(de) 作用正如天线一样.在无屏蔽对绞线中,共模信号产生射频干扰.3.3 电缆线上产生(de) 共模、差模噪音及其EMC电子设备中电缆线上(de) 噪音有从电源电缆和信号电缆上产生(de) 辐射噪音和传导噪音两大类.这两大类中又分为共模噪音和差模噪音两种[1].差模传导噪音是电子设备内部噪音电压产生(de) 与信号电流或电源电流相同路径(de) 噪音电流,如图7所示.减小这种噪音(de) 方法是在信号线和电源线上串联差模扼流圈、并联电容或用电容和电感组成低通滤波器,来减小高频(de) 噪音,如图8所示.差模辐射噪音是图7电缆中(de) 信号电流环路所产生(de) 辐射.这种噪音产生(de) 电场强度与电缆到观测点(de) 距离成反比,与频率(de) 平方成正比,与电流和电流环路(de) 面积成正比.因此,减小这种辐射(de) 方法是在信号输入端加LC低通滤波器阻止噪音电流流进电缆;使用屏蔽电缆或扁平电缆,在相邻(de) 导线中传输回流电流和信号电流,使环路面积减小.共模传导噪音是在设备内噪音电压(de) 驱动下,经过大地与设备之间(de) 寄生电容,在大地与电缆之间流动(de) 噪音电流产生(de) ,如图9所示.减小共模传导噪音(de) 方法是在信号线或电源线中串联共模扼流圈、在地与导线之间并联电容器、组成LC滤波器进行滤波,滤去共模传导噪声.其电路如图10所示.共模扼流圈是将电源线(de) 零线和火线(或回流线和信号线)同方向绕在铁氧体磁芯上构成(de) ,它对线间流动(de) 差模信号电流和电源电流阻抗很小,而对两根导线与地之间流过(de) 共模电流阻抗则很大.共模辐射噪音是由于电缆端口上有共模电压,在其驱动下,从大地到电缆之间有共模电流流动而产生(de) .辐射(de) 电场强度与电缆到观测点(de) 距离成反比,(当电缆长度比电流(de) 波长短时)与频率和电缆(de) 长度成正比.减小这种辐射(de) 方法有:通过在线路板上使用地线面来降低地线阻抗,在电缆(de) 端口处使用LC低通滤波器或共模扼流圈.另外,尽量缩短电缆(de) 长度和使用屏蔽电缆也能减小辐射.在有些电路中也可接入图11所示(de) 抗干扰变压器来防止差模和共模噪音.4 变压器与噪音传导理想变压器理论上是完美(de) 电路元件,它能用完美(de) 磁耦合在初级和次级绕组之间传送电能.理想变压器只能传送交变(de) 差模电流.它不能传送共模电流,因为共模电流在变压器绕组两端(de) 电位差为零,不能在变压器绕组上产生磁场.实际变压器初级和次级绕组之间有一个很小但不等于零(de) 耦合电容CWW,见图12.这个电容是绕组之间存在非电介质和物理间隙所产生(de) .增加绕组之间(de) 空隙和用低介电常数(de) 材料填满绕组之间(de) 空间就能减小绕组之间电容(de) 数值.电容Cww为共模电流提供一条穿过变压器(de) 通道,其阻抗是由电容量(de) 大小和信号频率来决定(de) .5 共模扼流圈对于理想(de) 单磁芯、双绕组(de) 共模扼流圈,将不考虑在实际扼流圈中或多或少存在(de) 杂散阻抗(Cww,DCR,Cp等)(de) 影响.这样(de) 假设是合理(de) ,因为一个好(de) 扼流圈设计,它(de) 杂散阻抗和电路(de) 源阻抗、负载阻抗相比是可以忽略(de) .5.1 理想共模扼流圈对差模信号(de) 效应差模电流以相反(de) 方向流过共模扼流圈(de) 绕阻,建立大小相等,极性相反(de) 磁场,它能使输出相互抵消,见图13.这就使共模扼流圈对差模信号(de) 阻抗为零.差模信号能不受阻地通过共模扼流圈.5.2 理想共模扼流圈对共模信号(de) 效应共模电流以相同(de) 方向流过共模扼流圈绕组(de) 每一边,见图14,它建立大小相等相位相同(de) 相加磁场.这一结果就使共模扼流圈对共模信号呈现高阻抗,使通过共模扼流圈(de) 共模电流大大地减弱.实际减弱量(或共模抑制量)取决于共模扼流圈阻抗和负载阻抗大小之比.6 有中心抽头(de) 自耦变压器自耦变压器是以定向电流传递方式实现能量传输(de) .对于理想(de) 自耦变压器[2],不考虑实际或多或少存在(de) 杂散阻抗(Cww,DCR,Cp等)(de) 影响.这样(de) 假设是合理(de) ,因为一个好(de) 自耦变压器设计,它(de) 杂散阻抗和电路(de) 源阻抗、负载阻抗相比是可以忽略(de) . 6.1 理想自耦变压器对差模信号(de) 效应从差模信号看,有中心抽头(de) 自耦变压器是两个在相位上相同(de) 对分绕组,见图15.这就意味差模电流在其中所形成(de) 磁场,会使其对差模电流呈现高阻抗.相当于对差模信号并联了一个高阻值(de) 阻抗,它对差模信号(de) 大小没有影响.6.2 理想自耦变压器对共模信号(de) 效应从共模信号看,有中心抽头(de) 自耦变压器是两个在相位上相反(de) 对分绕组,见图16.这就意味共模电流在其中会形成大小相等相位相反(de) 磁场,这一磁场会使共模电流(de) 输出互相抵消.对共模信号呈现零阻抗效应,使共模信号直接短路到地.7 减小电磁干扰(de) 一些常用方法通常都是在电路设计、印制板布线上想办法来减小电磁干扰或在机箱上增加屏蔽、采用有中心线(de) 共模扼流圈等方法来减小电磁干扰. 7.1 屏蔽用金属材料将机箱内部产生(de) 噪音封闭起来(de) 方法称为屏蔽.屏蔽对防止外部噪音进入机箱也是同样有效(de) .电场屏蔽和磁场屏蔽(de) 方法是不同(de) .电场屏蔽是用导体将噪音源包围起来,然后接地,就能达到屏蔽(de)目(de) .由于导体表面(de) 反射损耗很大,因此很薄(de) 材料(铝箔、铜箔)也有很好(de) 屏蔽效果.另外,机箱上即使有缝隙,也不会产生太大(de) 影响.磁场屏蔽主要用来屏蔽低频磁场(de) 干扰,这种干扰是由交流电流或直流电流产生(de) .例如,感应炼钢炉中有数万安培(de) 电流通过,在炉周围产生很强(de) 磁场,这个强磁场会使控制系统中(de) 磁敏器件失灵.最常见(de) 磁敏器件是彩色CRT显示器,在磁场(de) 作用下,显示器屏幕上(de) 图象颜色会失真,图象会产生抖动,导致显示质量严重降低,甚至无法使用.低频磁场往往随距离(de) 增加而衰减很快,因此在很多场合,将磁敏器件远离磁场源是减小磁场干扰(de) 十分有效(de) 措施.但当空间(de) 限制而无法采取这个方法时,屏蔽也是一个十分有效(de) 措施.要注意(de) 是,低频磁场屏蔽与射频磁场屏蔽是完全不同(de) ,射频磁场(de) 屏蔽使用导电率高(de) 材料如铍铜复合材料、银、锡或铝等材料,把它完全封闭起来,就可以了.但这些材料对低频磁场没有任何屏蔽作用.只有高导磁率(de) 铁磁合金才能屏蔽直流磁场或低频磁场.根据电磁屏蔽(de) 基本原理,低频磁场由于其频率低,吸收损耗很小,趋肤效应很小,并且由于其波阻抗很低,反射损耗也很小,因此单纯靠反射和吸收很难获得需要(de) 屏蔽效果.对这种低频磁场,要通过使用高导磁率材料为磁场提供一条磁阻很低(de) 旁路来实现屏蔽,这样空间(de) 磁场便会集中在屏蔽材料中,从而使磁敏器件免受磁场干扰.高导磁率材料在机械(de) 冲击下会极大地损失磁性,导致屏蔽效能下降.因此,屏蔽体在经过机械加工(如折弯、焊接、敲击、钻孔等)后,必须经过热处理以恢复磁性.热处理要在特定条件下进行,一般要在干燥氢气炉中以一定(de) 速率加热到1177℃,保持4个小时,然后以一定(de) 速率降低到室温.在对拼连接处进行焊接时,要使用屏蔽材料母料做焊接填充料,这样可以保证焊缝处(de) 高导磁.如果屏蔽效能要求较低,也可以采用铆接或点焊(de) 方式固定,但要注意拼接处(de) 屏蔽材料要有一定(de) 重叠,以保证磁路上较小(de) 磁阻.当需要屏蔽(de) 磁场很强时,仅用单层屏蔽材料,达不到屏蔽要求.这时,一种方法是增加材料(de) 厚度.但更有效(de) 方法是使用组合屏蔽,将一个屏蔽体放在另一个屏蔽体内,它们之间留有气隙.气隙内可以填充任何非导磁材料(如铝)做支撑.组合屏蔽(de) 屏蔽效果比单个屏蔽体高得多,因此组合屏蔽能够将磁场衰减到很低(de) 程度.7.2 电路设计由于时钟频率越高,高频能量(de) 发射越强,因此在数字电路中不要使用过高(de) 时钟频率.印制板上(de) 总线、较大(de) 环路面积和较长(de) 导线都是强辐射源,因此,除非必要,要尽量避免这些情况(de) 出现.使用大规模集成电路能够大幅度减少印制板上(de) 走线,从而减小辐射.在选用集成电路时,也有些问题需要注意.例如,高速肖特基电路由于脉冲上升时间很短,因此会在很高(de) 频率范围内产生发射.在功能允许(de) 条件下,尽量使用标准型电路.电路设计时要最大限度地保持数字线和信号线分离.信号通道必须远离输入输出线以防止数字线上开关噪音辐射到信号线上.电磁干扰 EMI (de) 来源及一些非常具体(de) 抑制方法来源:RFID信息作者: 发布时间:2007-08-03 18:02:26EMC 问题常常是制约中国电子产品出口(de) 一个原因,本文主要论述EMI (de) 来源及一些非常具体(de) 抑制方法.引言电磁兼容性 (EMC) 是指“ 一种器件、设备或系统(de) 性能,它可以使其在自身环境下正常工作并且同时不会对此环境中任何其他设备产生强烈电磁干扰 (IEEE C63.12-1987) . ” 对于无线收发设备来说,采用非连续频谱可部分实现 EMC 性能,但是很多有关(de) 例子也表明 EMC 并不总是能够做到.例如在笔记本电脑和测试设备之间、打印机和台式电脑之间以及蜂窝和医疗仪器之间等都具有高频干扰,我们把这种干扰称为电磁干扰 (EMI) .EMC问题来源所有电器和电子设备工作时都会有间歇或连续性电压电流变化,有时变化速率还相当快,这样会导致在不同频率内或一个频带间产生电磁能量,而相应(de) 电路则会将这种能量发射到周围(de) 环境中.EMI 有两条途径离开或进入一个电路:辐射和传导.信号辐射是通过外壳(de) 缝、槽、开孔或其他缺口泄漏出去;而信号传导则通过耦合到电源、信号和控制线上离开外壳,在开放(de) 空间中自由辐射,从而产生干扰.很多 EMI 抑制都采用外壳屏蔽和缝隙屏蔽结合(de) 方式来实现,大多数时候下面这些简单原则可以有助于实现 EMI 屏蔽:从源头处降低干扰;通过屏蔽、过滤或接地将干扰产生电路隔离以及增强敏感电路(de) 抗干扰能力等. EMI 抑制性、隔离性和低敏感性应该作为所有电路设计人员(de) 目标,这些性能在设计阶段(de) 早期就应完成.对设计工程师而言,采用屏蔽材料是一种有效降低 EMI (de) 方法.如今已有多种外壳屏蔽材料得到广泛使用,从金属罐、薄金属片和箔带到在导电织物或卷带上喷射涂层及镀层 ( 如导电漆及锌线喷涂等 ) .无论是金属还是涂有导电层(de) 塑料,一旦设计人员确定作为外壳材料之后,就可着手开始选择衬垫.金属屏蔽效率可用屏蔽效率 (SE) 对屏蔽罩(de) 适用性进行评估,其单位是分贝,计算公式为SEdB=A+R+B其中 A :吸收损耗 (dB) R :反射损耗 (dB) B :校正因子 (dB)( 适用于薄屏蔽罩内存在多个反射(de) 情况 )一个简单(de) 屏蔽罩会使所产生(de) 电磁场强度降至最初(de) 十分之一,即 SE 等于 20dB ;而有些场合可能会要求将场强降至为最初(de) 十万分之一,即 SE 要等于 100dB .吸收损耗是指电磁波穿过屏蔽罩时能量损耗(de) 数量,吸收损耗计算式为AdB=1.314(f×σ×μ)1/2×t其中 f :频率(MHz) μ :铜(de) 导磁率σ :铜(de) 导电率 t :屏蔽罩厚度反射损耗 ( 近场 ) (de) 大小取决于电磁波产生源(de) 性质以及与波源(de) 距离.对于杆状或直线形发射天线而言,离波源越近波阻越高,然后随着与波源距离(de) 增加而下降,但平面波阻则无变化 ( 恒为 377) .相反,如果波源是一个小型线圈,则此时将以磁场为主,离波源越近波阻越低.波阻随着与波源距离(de) 增加而增加,但当距离超过波长(de) 六分之一时,波阻不再变化,恒定在 377 处.反射损耗随波阻与屏蔽阻抗(de) 比率变化,因此它不仅取决于波(de) 类型,而且取决于屏蔽罩与波源之间(de) 距离.这种情况适用于小型带屏蔽(de) 设备.近场反射损耗可按下式计算R( 电 )dB=321.8-(20×lg r)-(30×lg f)-[10×lg(μ/σ)]R( 磁)dB=14.6+(20×lg r)+(10×lg f)+[10×lg(μ/σ)]其中 r :波源与屏蔽之间(de) 距离.SE 算式最后一项是校正因子 B ,其计算公式为B=20lg[-exp(-2t/σ)]此式仅适用于近磁场环境并且吸收损耗小于 10dB (de) 情况.由于屏蔽物吸收效率不高,其内部(de) 再反射会使穿过屏蔽层另一面(de) 能量增加,所以校正因子是个负数,表示屏蔽效率(de) 下降情况.EMI抑制策略只有如金属和铁之类导磁率高(de) 材料才能在极低频率下达到较高屏蔽效率.这些材料(de) 导磁率会随着频率增加而降低,另外如果初始磁场较强也会使导磁率降低,还有就是采用机械方法将屏蔽罩作成规定形状同样会降低导磁率.综上所述,选择用于屏蔽(de) 高导磁性材料非常复杂,通常要向 EMI 屏蔽材料供应商以及有关咨询机构寻求解决方案.在高频电场下,采用薄层金属作为外壳或内衬材料可达到良好(de) 屏蔽效果,但条件是屏蔽必须连续,并将敏感部分完全遮盖住,没有缺口或缝隙( 形成一个法拉第笼 ) .然而在实际中要制造一个无接缝及缺口(de) 屏蔽罩是不可能(de) ,由于屏蔽罩要分成多个部分进行制作,因此就会有缝隙需要接合,另外通常还得在屏蔽罩上打孔以便安装与插卡或装配组件(de) 连线.设计屏蔽罩(de) 困难在于制造过程中不可避免会产生孔隙,而且设备运行过程中还会需要用到这些孔隙.制造、面板连线、通风口、外部监测窗口以及面板安装组件等都需要在屏蔽罩上打孔,从而大大降低了屏蔽性能.尽管沟槽和缝隙不可避免,但在屏蔽设计中对与电路工作频率波长有关(de) 沟槽长度作仔细考虑是很有好处(de) .任一频率电磁波(de) 波长为 : 波长(λ)= 光速 (C)/ 频率 (Hz)当缝隙长度为波长 ( 截止频率 ) (de) 一半时 ,RF 波开始以 20dB/10倍频 (1/10 截止频率 ) 或 6dB/8 倍频 (1/2 截止频率 ) (de) 速率衰减.通常 RF 发射频率越高衰减越严重,因为它(de) 波长越短.当涉及到最高频率时,必须要考虑可能会出现(de) 任何谐波,不过实际上只需考虑一次及二次谐波即可.7.3 印制板(de) 设计在印制板上合适(de) 放置元器件与合理(de) 安排印制板走线是很关键(de) .有些元器件,特别是磁性元件(如滤波器)在一个方向比其它方向可能有更大(de) 磁场.元器件相互之间成90°放置,磁场相互抵消并减小噪音辐射.开关器件远离磁性元件也能减小噪音辐射.印制板上(de)走线也是主要(de) 辐射源.走线产生辐射主要是由于逻辑电路中电流(de) 突变,在走线(de) 电感上产生感应电压,这个电压会产生较强(de) 噪音辐射.另外,由于走线起着发射天线(de) 作用,因此走线(de) 长度越长,辐射(de) 噪音越多.短(de) 走线比长(de) 走线辐射少.粗(de) 走线比细(de) 走线噪音辐射少.所以使走线尽可能地短,从而把走线(de) 自感减到最小是很必要(de) .7.4 采用有中心线(de) 共模扼流圈减少和改善噪音(de) 另一种方法,特别是对高频段,是在传输频道上用有中心线(de) 共模扼流圈,如图17所示.共模扼流圈(de) 耦合电容对中心线(de) 每一边是对称(de) .变压器(de) 次级具有分路,这分路有助于变压器(de) 次级绕组(de) 分布电容更好地控制传输频道上(de) 返回损耗.它还可以在高频段提供一阻尼(de) 下凹,其频率范围出现在(700~900)MHz之间,这个范围也可以进行控制,典型(de) 响应曲线见图18.变压器与 EMI (de) 关系系统设计工程师解决棘手(de) EMI 问题时,很多时候都未能认真地研究变压器(de) 设计.变压器与 EMI 之间有如下(de) 关系.由于变压器(de) 线圈带有高频电流,因此变压器实际上已成为接收 H 场(de) 天线.这些 H 场会冲击附近(de) 走线,并通过这些走线将 H 场传导或辐射到密封(de) 范围以外.由于部分线圈有摆动电压,因此实际上它们也成为接收电磁场(de) 天线. 初级及次级线圈之间(de) 寄生电容可以将噪声传送到绝缘层之外.由于次级线圈(de) 接地通常都与底板连在一起,因此这些噪声又会通过这个接地面传送回来,成为共模噪声.因此为了减少泄漏电感,最好将初级及次级线圈紧靠在一起,但这样也会增加线圈(de) 互感,从而增加共模噪声.下面介绍一些有助于防止上述干扰情况出现(de) 技术.符合安全规格(de) 变压器都在初级及次级线圈之间贴上三层符合安全规格(de) 聚酯 (Mylar) 胶带.除了这三层聚酯胶带之外,可能还会另外加。
共模抑制比计算公式
共模抑制比计算公式共模抑制比(Common Mode Rejection Ratio,简称CMRR)是一种衡量差分信号和共模信号之间抑制能力的指标。
在电子电路中,差分信号是指两个输入信号之间的差值,而共模信号则是两个输入信号的平均值。
共模抑制比可以用来评估电路对于共模干扰的抵抗能力,是衡量电路性能优劣的重要指标之一。
在现实应用中,电子电路往往会受到各种来自环境或内部的干扰信号的影响,这些干扰信号通常以共模信号的形式存在。
共模信号对于电路的性能和精度有很大的影响,因此需要通过提高共模抑制比来降低共模干扰的影响。
共模抑制比的计算公式如下:CMRR = 20log10(Av/Acm)其中,Av为差分增益,Acm为共模增益。
差分增益是指输入差分信号与输出差分信号之间的比例关系,而共模增益则是指输入共模信号与输出共模信号之间的比例关系。
在实际应用中,共模抑制比通常以分贝(dB)为单位进行表示。
分贝是一种对数单位,用来表示两个物理量之间的比例关系。
通过将共模抑制比转换为分贝单位,可以更直观地了解电路的抑制能力。
共模抑制比的计算公式中,20log10表示将比例关系转换为分贝单位的操作。
当共模抑制比较高时,说明电路对共模干扰信号的抵抗能力较强,对差分信号的放大能力较好。
反之,当共模抑制比较低时,说明电路对共模干扰信号的抵抗能力较弱,可能会导致输出信号中存在较大的共模干扰成分。
提高共模抑制比的方法有很多,以下是一些常见的方法:1. 使用差分输入电路:差分输入电路可以有效地抑制共模干扰信号。
通过将输入信号分为两个相位相反的差分信号,并且只放大差分信号而不放大共模信号,可以有效地提高共模抑制比。
2. 优化电路布局:电路的布局对共模抑制比有很大的影响。
合理的布局可以降低共模干扰信号的耦合效应,减小共模信号的影响。
3. 选择高品质的元器件:元器件的品质对共模抑制比也有很大影响。
选择质量较好的元器件,可以提高电路的抗干扰能力,从而提高共模抑制比。
变压器共模抑制比
变压器共模抑制比
变压器共模抑制比(common mode rejection ratio,CMRR)是指在变压器传输信号时,从输入到输出时共同模式信号的抑制效果。
它是用来衡量共模信号扰动对差分信号的影响程度。
变压器的设计和性能有很大程度上取决于CMRR的高低。
共同模式信号是指同时出现在输入端或输出端的两个信号信号,这些信号可能来自于外界噪声、干扰或者信号源的地线回路等。
这些信号会引起一些问题,例如会影响信号的准确度、导致系统不稳定、影响信噪比等等。
变压器的设计目标是尽可能地抑制共模信号,提高差分信号的传输质量。
CMRR值越大,表示变压器抑制共模信号的能力越强,差分信号的传输质量也会更好。
通常CMRR值在50dB以上时,才能认为变压器抑制共模信号的效果比较好。
为了提高变压器的CMRR值,可以采用一些技术手段,例如选择高品质的磁芯材料、合理设计线圈结构、降低输出回路的阻抗等等。
同时,在选择变压器前,也应该考虑其CMRR值,以确保变压器满足应用需求。
运放参数的详细解释和分析-part7,共模抑制比CMRR
运放参数的详细解释和分析-part7,共模抑制比CMRR运放的共模拟制比,是常被大家关注的一个运放参数,尤其是在差分放大器和仪表放大器中。
但这一小节只讨论运放的共模抑制比,以及CMRR带来给运放的误差。
关于差分放大器和仪表放大器,以后另文讨论。
在开始讨论运放的共模抑制比,我们先了解一下运放的共模输入电压,运放的共模输入电压是指运放的两个输入引脚电压的平均值,注意是“平均值”,这一点很重要,如下图所示。
对于双极性输入级的运放,运放的共模输入电压,一般达不到电源轨。
而有些rail to rail输入运放的共模电压是可以达到电源轨的。
在理想运放中,运放的差模放大倍数为无穷大,共模放大倍数为0。
理想总是美好的,现实总是残酷的。
因此实际运放确不是这样的,实际运放的差模放大倍数也不会是无穷大,共模放大倍数也不会是零。
我们就这样定义运放的共模抑制比(CMRR),差模增益与共模增益的比,如下式还有一个参数非常常见,就是CMR,它其实是CMRR的对数表示,如下式:不过这两个参数经常被混用。
我们只要了解他们都是在表示,运放对共模信号的抑制能力就可以了。
运放只所以会对共模信号能够进行放大,当然这是我们不期望的,但也是不可避免的。
主要来源于下面几个原因:(1)运放差入输入级的不匹配。
这又可分为以下的原因引起的不匹配:1) 源极或漏极电阻的不匹配,2) 信号源电阻3) 栅极-漏极之间的结电容4) 正向跨导的不匹配5) 栅极漏电流(2)拖尾电流源的输出阻抗(3)拖尾电流源的寄生电容会随频率的变化而变化下面我们就挑几个上面的原因看一下它们的影响:(1) 电阻的不匹配,如下图所示,由于电阻的不匹配,一个共模电压的变化ΔVin,会在X,Y点转化为一个差模电压。
计算如下,这个由失配阻ΔRd引入的差模信号,就会转化为差分级输出信号的噪声。
(2) 输入晶体管的不匹配,管子的不匹配,会引起两管子的电流的微小差别,并且两个的跨导是不一样的。
课件12-共模抑制比[4页]
1)恒流源电路
2)引入级间共模负反馈
ro
ro
1 hoe 3
(1
R1
//
hfe3 Re R2 hie3
Re
)
模拟电子技术基础
模拟电子技术基础
共模抑制比
南京信息职业技术学院
共模抑制比 —— 衡量差分放大器放大差模信号和 抑制共模信号的能力
定义:差模电压放大倍数与共模电压放大倍数之比的绝对值。
KCMR
Hale Waihona Puke Aud AucCommon Mode Rejection Ratio
KCMR (dB) 20 lg KCMR
越大 ,表示差分放大器对共模信号的抑制能力越强。 模拟电子技术基础
减小共模输出电压提高共模抑制比的方法:
1,双端输出时,使电路尽可能对称;
2,单端输出时,
Auc1
Auc 2
Rc 2Re
增大发射极电阻,受到发射极电源电压的限制。寻找 一
种电阻:它对直流呈现恒很流小源的电阻路值,而对交流呈现非 常 3,引入共模负反馈。
大的阻值;
模拟电子技术基础
共模抑制比 —— 提高方法,电路举例
共模抑制比详解
共模抑制比详解一、什么是共模抑制比?共模抑制比定义为当运算放大器工作于线性区时,运算放大器的差模增益与共模增益之比值。
共模抑制比是一个极为重要的指标,它表示了差模输入时抑制共模干扰信号能力,是衡量了运算放大器对输入信号共模信号的隔离能力。
其中,表示共模抑制比,表示差模增益,表示共模增益。
二、什么是共模信号与差模信号?共模信号是信号线对地的电压,差模信号是信号线之间的电压。
放大电路是一个双口网络,每个端口有两个端子。
当两个输入端子的输入信号分别为U1和U2时,两信号的差值称为差模信号,而两信号的算术平均值称为共模信号。
三、为什么要抑制共模信号?任何信号都可以分解为共模信号和差模信号。
共模信号是作用在差分放大器或仪表放大器两个输入端的相同信号,通常是由于线路传导和空间磁场干扰产生的,不携带有效信息,是不希望出现的信号。
主要表现为:1.单线传输时,地电位差异引起的共模信号,会叠加在信号上形成共模干扰,造成原始信号失真。
2.双线传输时,有效信号是差模信号,共模信号是无效信号。
如果共模信号被放大很多,会影响到真正需要放大的差模信号。
四、共模干扰是如何产生的?实际应用中,温度的变化各种环境噪声的影响都可以视作为共模干扰,共模干扰产生的原因很多。
主要原因有以下四点:1.电网串入共模干扰电压。
2.辐射干扰(如雷电,设备电弧,附近电台,大功率辐射源) 在信号线上感应出共模干扰。
3.接地电压不一样,也就是说地电位差异引入共模干扰。
4.设备内部电线对电源线的影响。
六、高共模抑制比在测试仪器中有什么作用?1.可以保证通道间的共模干扰减到最小。
2.可以随意测量任意点,不受地电位影响。
3.可以保证每个通道独立测量。
七、共模抑制比120dB与60dB区别大吗?比如输出差模信号1V,差模增益1,理论测试结果为1V。
但若存在100V共模电压,120dB 共模抑制比衰减倍数为0.000001,此时测试误差为0.1mV,而60dB共模抑制比衰减倍数为0.001,测试误差为100mV。
认识运放的共模抑制比
认识运放的共模抑制比-CMRR2015.01.18一、概念共模抑制比定义为当运放工作于线性区时,运放的差模增益与共模增益之比值。
共模抑制比是一个极为重要的指标,它表示了抑制差模输入时的共模干扰信号能力。
由于共模抑制比很大,大多数运放的共模抑制比一般在数万倍或更多,用数值直接表示不方便比较,所以一般采用分贝方式记录和比较。
一般运放的共模抑制比在80~120dB之间。
表一是运放TLC27L4CN和AD627A共模抑制比的参数对照表。
最小值典型值单位TLC27L4CN6594dBAD627A7790dB表一共模抑制比参数表图一为AD627A共模抑制比与频率的关系图。
图一AD627A共模抑制比与频率的关系图二、仿真2.1直流时共模抑制比的仿真2.1.1对运放TLC27L4CN的仿真图一电路是对运放TLC27L4CN差模放大倍数的仿真测定。
由图可知该电路的差模放大倍数约为2100倍。
图一差模放大倍数的测定图二电路是对运放TLC27L4CN共模放大倍数的仿真测定。
从图中可以看到该电路的共模放大倍数约为1倍。
图二共模放大倍数的测定由以上仿真可知,运放TLC27L4CN的共模抑制比约为:66.5dB。
接近手册给定参数的最小值65dB。
2.1.2对运放AD627A的仿真图三电路是对运放AD627A差模放大倍数的仿真测定。
从图中可以看到该电路的共模放大倍数为5.001倍。
图三差模放大倍数的测定图四电路是对运放AD627A共模放大倍数的仿真测定。
从图中可以看到该电路的共模放大倍数约为0.0007395倍。
图四共模放大倍数的测定由图三、图四的仿真可知,运放AD627A的共模抑制比约为:76.6dB。
接近手册给定参数的最小值77dB。
运放AD627A的共模抑制比较TLC27L4CN的高11.6dB,与手册给定的数值一致。
2.2交流时共模抑制比的仿真2.2.1对运放TLC27L4CN的仿真图五电路是对运放TLC27L4CN交流差模放大倍数的仿真测定。
光耦共模抑制比
光耦共模抑制比
光耦共模抑制比是指在光耦隔离电路中,当输入信号同时作用于两个输入端口时,输出信号中相同频率的共模信号与差模信号之比的大小。
一般情况下,当两个输入信号的幅值相同时,共模抑制比即为零,即无法抑制共模信号。
但是,如果使用高品质的光耦隔离器件和精确的电路设计,可以实现较高的共模抑制比,从而有效抑制输入信号中的共模干扰信号,提高整个系统的抗干扰能力和稳定性。
因此,在实际设计中,需要对光耦共模抑制比进行充分考虑和优化,以满足特定应用需求。
- 1 -。
运算放大器 共模抑制比 adi
运算放大器共模抑制比 adi运算放大器(Operational Amplifier,简称Op Amp)是一种电子设备,用于放大和处理电压信号。
在现代电子电路中,运算放大器被广泛应用于信号处理、滤波、放大、模拟计算等领域。
共模抑制比(Common Mode Rejection Ratio,简称CMRR)是衡量运算放大器性能的重要指标之一,它描述了运算放大器对共模信号的抑制能力。
我们来了解一下共模信号。
在电路中,信号可以分为差模信号和共模信号。
差模信号是指两个输入端的电压信号之间的差异,而共模信号是指两个输入端的电压信号之间的共同特征。
共模抑制比是用来衡量运算放大器对共模信号的抑制能力,即当存在共模信号时,运算放大器输出的差模信号相对于共模信号的增益。
共模抑制比通常用单位分贝(dB)来表示,它是差模放大比和共模放大比的比值。
差模放大比是指运算放大器输入差模信号的放大比,而共模放大比是指运算放大器输入共模信号的放大比。
共模抑制比的数值越大,表示运算放大器对共模信号的抑制能力越强。
那么,为什么共模抑制比对于运算放大器来说非常重要呢?这是因为在实际应用中,电路往往会受到各种干扰信号的影响,其中包括共模干扰信号。
共模干扰信号是指同时作用于两个输入端的干扰信号,它们具有相同的幅值和相位。
如果运算放大器不能有效地抑制共模干扰信号,那么这些干扰信号就会被放大器放大,从而影响到差模信号的准确性和稳定性。
共模抑制比的提高可以通过多种技术手段来实现。
一种常见的方法是采用差分输入电路。
差分输入电路可以实现对差模信号的放大,同时对共模信号进行抑制。
另一种方法是采用对称布局和对称电源设计,以减小电路对共模信号的敏感度。
此外,还可以通过增加负反馈电路来提高共模抑制比。
在实际应用中,ADI(Analog Devices Inc.)公司是一家专注于模拟与数字信号处理技术的领先供应商,其生产的运算放大器具有优异的性能和可靠性。
ADI公司的运算放大器广泛应用于医疗设备、通信设备、工业控制等领域,并且具有较高的共模抑制比。
共模抑制比对放大电路的意义
共模抑制比对放大电路的意义1. 引言好啦,今天咱们就来聊聊一个听上去很高大上的话题——共模抑制比。
你可能会想,这个名词一听就像是从科幻电影里蹦出来的,但其实它跟我们的生活息息相关。
别担心,我不会让你觉得这是个枯燥无味的技术活,反而想给你讲讲它为什么重要,甚至可能还会让你捧腹大笑,谁知道呢?2. 共模抑制比是什么2.1 定义先来个简单的定义吧。
共模抑制比,简单说就是放大电路对信号的“挑剔”能力。
你想啊,电路就像是个DJ,在一堆音乐中挑出最动听的那一段。
共模信号就像是背景音,虽然存在,但我们希望它能被忽略。
通俗点说,就是我们想要“有料”的信号,而不是那些“噪音”。
2.2 重要性那么,为什么要关心这个呢?在生活中,咱们听到的每一句话、每一段音乐,其实都有可能被各种杂音淹没。
比如说,你在嘈杂的咖啡馆里跟朋友聊天,背景音乐、咖啡机的声音、甚至隔壁桌的争吵,都在干扰你们的对话。
共模抑制比就像是把那些杂音调低,让你和朋友的对话更清晰。
3. 共模抑制比在放大电路中的应用3.1 真实世界中的应用放大电路的应用那可是广泛得很,家里的音响、手机、甚至医疗设备,哪一样没有用到它?比如在医疗设备中,如果信号被噪音干扰,那可是大事儿啊!想想,医生在监测病人生命体征的时候,如果信号模糊不清,谁能放心?所以,共模抑制比的重要性不言而喻,真是关乎生命啊!3.2 实际效果接下来,我们可以想象一下,如果没有良好的共模抑制比,结果会是什么?就像一部电影,如果特效做得好,但剧情空洞,那这部电影能看吗?放大电路也是一样,信号增强了,但噪音也跟着增强,简直是“哭笑不得”。
为了避免这种“惨剧”,我们需要一个高的共模抑制比,才能让信号在噪音中脱颖而出,真是个“杀手锏”啊!4. 结论总结一下,共模抑制比在放大电路中的意义不亚于一位隐形的守护者,它在默默保护着我们的信号不受干扰。
试想一下,如果没有它,咱们的生活会多么嘈杂,交流多么困难!这就像在热闹的聚会上,突然有人清了清嗓子,大家都安静下来,听他讲故事,那种感觉多么美妙。
共模抑制比的计算公式
共模抑制比的计算公式共模抑制比(Common Mode Rejection Ratio,简称 CMRR)是一个在电子电路和系统中非常重要的概念。
它用于衡量差分放大器抑制共模信号的能力。
咱们先来说说共模抑制比到底是啥。
想象一下,有两个输入信号,一个是我们想要的有用信号,另一个是大家都不想要的、到处捣乱的共模信号。
就好像你在教室里认真学习,这是有用的;而旁边有人大声喧哗,影响大家,这就是共模信号。
差分放大器的任务就是把有用的信号放大,同时尽量把捣乱的共模信号给压下去。
共模抑制比就是用来衡量它压下去共模信号这个本事有多大。
那共模抑制比是咋算出来的呢?共模抑制比的计算公式是:CMRR = 差模增益(Ad)÷共模增益(Ac)。
差模增益呢,就是差分放大器对有用的差模信号的放大能力。
比如说,输入一个 1 伏的差模信号,输出变成了 10 伏,那差模增益就是 10 倍。
共模增益呢,就是对共模信号的放大能力。
如果输入一个 1 伏的共模信号,输出变成了 0.1 伏,那共模增益就是 0.1 倍。
这时候,把差模增益除以共模增益,得到的数值越大,就说明差分放大器抑制共模信号的能力越强,就像一个超级英雄,把捣乱分子治理得服服帖帖。
我给您举个例子啊。
有一次我在实验室调试一个差分放大电路,一开始怎么都弄不好,共模抑制比老是达不到理想值。
我就一个元件一个元件地检查,线路一条一条地捋。
最后发现,原来是有一个电阻的阻值偏差太大了,导致整个电路的性能都受到了影响。
我换了个合适的电阻,重新测试,嘿!共模抑制比一下子就上去了,那心情,别提多爽了!在实际应用中,共模抑制比这个指标非常重要。
比如说在传感器信号处理中,如果共模抑制比不够高,那么外界的干扰,像温度变化、电源波动等等,就会对测量结果产生很大的影响,就好像你本来想好好量个身高,结果有人在旁边推你晃你,那能量准吗?所以啊,搞清楚共模抑制比的计算公式,学会怎么去提高它,对于设计和优化电子电路那是相当重要的。
共模抑制比详解
共模抑制比详细解释为了说明差分放大电路抑制共模信号及放大差模信号的能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比,称为共模抑制比,英文全称是Common Mode Rejection Ratio,因此一般用简写CMRR来表示,符号为Kcmr,单位是分贝db。
差模信号电压放大倍数Aud越大,共模信号电压放大倍数Auc越小,则CMRR越大。
此时差分放大电路抑制共模信号的能力越强,放大器的性能越优良。
当差动放大电路完全对称时,共模信号电压放大倍数Auc=0,则共模抑制比CMRR→∞,这是理想情况,实际上电路完全对称是不存在的,共模抑制比也不可能趋于无穷大。
差分放大器影响共模抑制比的因素◇电路对称性——电路的对称性决定了被放大后的信号残存共模干扰的幅度,电路对称性越差,其共模抑制比就越小,抑制共模信号(干扰)的能力也就越差。
◇电路本身的线性工作围——实际的电路其线性围不是无限大的,当差模信号超出了电路线性围时,即使正常信号也不能被正常放大,更谈不上共模抑制能力。
实际电路的线性工作围都小于其工作电压,这也就是为什么对共模抑制要求较高的设备前端电路也采用较高工作电压的原因。
为了说明差动放大电路抑制共模信号的能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号的电压放大倍数Aud 与对共模信号的电压放大倍数Auc之比,称为共模抑制比,用KCMR表示。
差模信号电压放大倍数Aud越大,共模信号电压放大倍数Auc越小,则KCMR越大。
此时差分放大电路抑制共模信号的能力越强,放大器的性能越好。
当差动放大电路完全对称时,共模信号电压放大倍数Auc=0,则共模抑制比KCMR→∞,这是理想情况,实际上电路完全对称是不存在的,共模抑制比也不可能趋于无穷大。
电路对称性越差,其共模抑制比就越小,抑制共模信号(干扰)的能力也就越差。
首页>教程>电滤波,防雷>正文共模和差模信号的定义及产生机理、电缆、绞线、变压器和扼流圈电磁干扰产生及其的抑制1 引言了解共模和差模信号之间的差别,对正确理解脉冲磁路和工作模块之间的关系是至关重要的。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
共模抑制比详细解释
为了说明差分放大电路抑制共模信号及放大差模信号的能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比,称为共模抑制比,英文全称是Common Mode Rejection Ratio,因此一般用简写CMRR来表示,符号为Kcmr,单位是分贝db。
差模信号电压放大倍数Aud越大,共模信号电压放大倍数Auc越小,则CMRR越大。
此时差分放大电路抑制共模信号的能力越强,放大器的性能越优良。
当差动放大电路完全对称时,共模信号电压放大倍数Auc=0,则共模抑制比CMRR→∞,这是理想情况,实际上电路完全对称是不存在的,共模抑制比也不可能趋于无穷大。
差分放大器影响共模抑制比的因素
◇电路对称性——电路的对称性决定了被放大后的信号残存共模干扰的幅度,电路对称性越差,其共模抑制比就越小,抑制共模信号(干扰)的能力也就越差。
◇电路本身的线性工作范围——实际的电路其线性范围不是无限大的,当差模信号超出了电路线性范围时,即使正常信号也不能被正常放大,更谈不上共模抑制能力。
实际电路的线性工作范围都小于其工作电压,这也就是为什么对共模抑制要求较高的设备前端电路也采用较高工作电压的原因。
为了说明差动放大电路抑制共模信号的能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号的电压放大倍数Aud 与对共模信号的电压放大倍数Auc之比,称为共模抑制比,用KCMR 表示。
差模信号电压放大倍数Aud越大,共模信号电压放大倍数Auc越小,则KCMR越大。
此时差分放大电路抑制共模信号的能力越强,放大器的性能越好。
当差动放大电路完全对称时,共模信号电压放大倍数Auc=0,则共模抑制比KCMR→∞,这是理想情况,实际上电路完全对称是不存在的,共模抑制比也不可能趋于无穷大。
电路对称性越差,其共模抑制比就越小,抑制共模信号(干扰)的能力也就越差。
首页 > 教程 > 电滤波,防雷 > 正文
共模和差模信号的定义及产生机理、电缆、绞线、变压器和扼流圈电磁干扰产生及其的抑制
1 引言
了解共模和差模信号之间的差别,对正确理解脉冲磁路和工作模块之间的关系是至关重要的。
变压器、
共模扼流圈和自耦变压器的端接法,对在局域网(LAN)和通信接口电路中减小共模干扰起关键作用。
共模噪音在用无屏蔽对绞电缆线的通信系统中,是引起射频干扰的主要因素,所以了解共模噪音将有利于更好地了解我们关心的磁性界面的电磁兼容论点。
本文的主要目的是阐述差模和共模信号的关键特性和共模扼流圈、自耦变压器端接法主要用途,以及为什么共模信号在无屏蔽对绞电缆线上会引起噪音发射。
在介绍这些信号特点的同时,还介绍了抑制一般噪音常用的方法。
2 差模和共模信号
我们研究简单的两线电缆,在它的终端接有负载阻抗。
每一线对地的电压用符号V1和V2来表示。
差模信号分量是VDIFF,共模信号分量是VCOM,电缆和地之间存在的寄生电容是Cp。
其电路如图1所示,其波形如图2所示。
2.1 差模信号
纯差模信号是:V1=-V2 (1)
大小相等,相位差是180°
VDIFF=V1-V2 (2)
因为V1和V2对地是对称的,所以地线上没有电流流过。
所有的差模电流(IDIFF)全流过负载。
在以电缆传输信号时,差模信号是作为携带信息“想要”的信号。
局域网(LAN)和通信中应用的无线收发机的结构中安装的都是差模器件。
两个电压(V1+V2)瞬时值之和总是等于零。
2.2 共模信号
纯共模信号是:
V1=V2=VCOM (3)
大小相等,相位差为0°
V3=0 (4)
共模信号的电路如图3所示,
其波形如图4所示。
因为在负载两端没有电位差,所以没有电流流过负载。
所有的共模电流都通过电缆和地之间的寄生电容流向地线。
在以电缆传输信号时,因为共模信号不携带信息,所以它是“不想要”的信号。
两个电压瞬时值之和(V1+V2)不等于零。
相对于地而言,每一电缆上都有变化的电位差。
这变化的电位差就会从电缆上发射电磁波。
3 差模和共模信号及其在无屏蔽对绞线中的EMC
在对绞电缆线中的每一根导线是以双螺旋形结构相互缠绕着。
流过每根导线的电流所产生的磁场受螺旋形的制约。
流过对绞线中每一根导线的电流方向,决定每对导线发射噪音的程度。
在每对导线上流过差模和共模电流所引起的发射程度是不同的,差模电流引起的噪音发射是较小的,所以噪音主要是由共模电流决定。
3.1 对绞线中的差模信号
对纯差模信号而言,它在每一根导线上的电流是以相反方向在一对导线上传送。
如果这一对导线是均匀的缠绕,这些相反的电流就会产生大小相等,反向极化的磁场,使它的输出互相抵消。
在无屏蔽对绞线系统中的差模信号如图5所示。
在无屏蔽对绞线中,不含噪音的差模信号不产生射频干扰。
3.2 对绞线中的共模信号
共模电流ICOM在两根导线上以相同方向流动,并经过寄生电容Cp到地返回。
在这种情况下,电流产生大小相等极性相同的磁场,它们的输出不能相互抵消。
如图6所示,共模电流在对绞线的表面产生一个电磁场,它的作用正如天线一样。
在无屏蔽对绞线中,共模信号产生射频干扰。
3.3 电缆线上产生的共模、差模噪音及其EMC
电子设备中电缆线上的噪音有从电源电缆和信号电缆上产生的辐射噪音和传导噪音两大类。
这两大类中又分为共模噪音和差模噪音两种[1]。
差模传导噪音是电子设备内部噪音电压产生的与信号电流或电源电流相同路径的噪音电流,如图7所示。
减小这种噪音的方法是在信号线和电源线上串联差模扼流圈、并联电容或用电容和电感组成低通滤波器,来减小高频的噪音,如图8所示。
差模辐射噪音是图7电缆中的信号电流环路所产生的辐射。
这种噪音产生的电场强度与电缆到观测点的距离成反比,与频率的平方成正比,与电流和电流环路的面积成正比。
因此,减小这种辐射的方法是
在信号输入端加LC低通滤波器阻止噪音电流流进电缆;使用屏蔽电缆或扁平电缆,在相邻的导线中传输回流电流和信号电流,使环路面积减小。
共模传导噪音是在设备内噪音电压的驱动下,经过大地与设备之间的寄生电容,在大地与电缆之间流动的噪音电流产生的,如图9所示。
减小共模传导噪音的方法是在信号线或电源线中串联共模扼流圈、在地与导线之间并联电容器、组成LC滤波器进行滤波,滤去共模传导噪声。
其电路如图10所示。
共模扼流圈是将电源线的零线和火线(或回流线和信号线)同方向绕在铁氧体磁芯上构成的,它对线间流动的差模信号电流和电源电流阻抗很小,而对两根导线与地之间流过的共模电流阻抗则很大。
共模辐射噪音是由于电缆端口上有共模电压,在其驱动下,从大地到电缆之间有共模电流流动而产生的。
辐射的电场强度与电缆到观测点的距离成反比,(当电缆长度比电流的波长短时)与频率和电缆的长度成正比。
减小这种辐射的方法有:通过在线路板上使用地线面来降低地线阻抗,在电缆的端口处使用LC 低通滤波器或共模扼流圈。
另外,尽量缩短电缆的长度和使用屏蔽电缆也能减小辐射。
在有些电路中也可接入图11所示的抗干扰变压器来防止差模和共模噪音。
4 变压器与噪音传导
理想变压器理论上是完美的电路元件,它能用完美的磁耦合在初级和次级绕组之间传送电能。
理想变压器只能传送交变的差模电流。
它不能传送共模电流,因为共模电流在变压器绕组两端的电位差为零,不能在变压器绕组上产生磁场。
实际变压器初级和次级绕组之间有一个很小但不等于零的耦合电容CWW,见图12。
这个电容是绕组之间存在非电介质和物理间隙所产生的。
增加绕组之间的空隙和用低介电常数的材料填满绕组之间的空间就能减小绕组之间电容的数值。
电容Cww为共模电流提供一条穿过变压器的通道,其阻抗是由电容量的大小和信号频率来决定的。