间接补码阵列乘法器的设计组成原理课程设计报告

沈阳航空航天大学

课程设计报告

课程设计名称：计算机组成原理课程设计课程设计题目：间接补码阵列乘法器的设计

院（系）：计算机学院

专业：计算机科学与技术

班级：

学号：

姓名：

指导教师：

完成日期：2015年1月16日

沈阳航空工业学院课程设计报告

目录

第1章总体设计方案 (1)

1.1设计原理 (1)

1.2设计思路 (2)

1.3设计环境 (2)

第2章详细设计方案 (5)

2.1顶层方案图的设计与实现 (5)

2.1.1创建顶层图形设计文件 (5)

2.1.2器件的选择与引脚锁定 (5)

2.1.3编译、综合、适配 (6)

2.2功能模块的设计与实现 (6)

2.2.1 细胞模块的设计与实现 (6)

2.2.2 全加器模块的设计与实现 (7)

2.3仿真调试 (11)

第3章编程下载与硬件测试 (13)

3.1编程下载 (13)

3.2硬件测试及结果分析 (13)

参考文献 (15)

附录（电路原理图） (16)

第1章总体设计方案

1.1 设计原理

由于计算机采用补码做加减运算，所以设计阵列补码乘法器能避免码制转换，提高机器效率。可以利用原码阵列乘法器来设计补码阵列乘法器，这时需要在计算前先进行原码--补码的转换。乘法器的常规设计是适用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，不能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器。阵列乘法器采用类似于人工计算的方法进行乘法运算。人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。

011010

* 001001

____________

011010

000000

000000

011010

000000

000000

_______________

00011101010

图1.1 人工计算乘法示例

阵列乘法器采用类似人工的计算方法来完成乘法计算。阵列的每一行送入乘

数的每一位数位，而各行错开形成的每一斜列送入被乘数的每一数位。该方案所用加法器数量很多,但内部结构规则性强,标准化程度高, 适于用超大规模集成电路的批量生产。

1.2 设计思路

一、整体部分：阵列乘法器采用的是先逐位求解部分积，由于求解每一位的部分积是并行完成的，因此可以节省很多的计算时间，由于本课程设计要求的是设计一个六位乘六位的阵列乘法器，最高位为符号位，因此此阵列乘法器的整体设计包括25个加法器模块，加法器模块中由一个与门和一个全加器构成，由四个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计，采用原理图设计输入方式，所谓的全加器就是就是两个数X、Y及进位输入CIN相加可得全加和POUT和进位输出COUT，三个补码转换模块。

二、单元部分：设计整体框图中的每个细胞模块，每个模块实现的功能是计算部分积和向高位的进位。

三、仿真部分：将整个电路连好之后即可进行仿真，用以验证设计是否正确。

四、下载部分：仿真成功之后即可进行此部分，在编译、调试之后形成的*.bit 文件即可下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。

设被乘数和乘数（均为补码）分别为A=（a6）a5a4a3a2a1，B=（b6）b5b4b3b2b1，其中a6和b6为符号位，用括号括起来表示这一位有负的位权值。根据补码和真值的转换可以知道(如图1.2所示):

图1.2 补码和真值转换公式

1.3设计环境

（1）硬件环境

•伟福COP2000型计算机组成原理实验仪

COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/

右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。

COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统在实验时即使不借助PC 机，也可实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式，系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。（2）EDA环境

Xilinx foundation f3.1设计软件是Xilinx公司的可编程期间开发工具，该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成（如图1.3所示）。

设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。其功能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流，并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结果进行检验。

图 1.3 Xilinx foundation f3.1设计平台