数字电路与逻辑设计实验讲课教案

接0-1显示器 G3 G2 G1 G0
转换电路
B3 B2 B1 B0
QD QC QB QA CPB
74LS197 LD
1
1
Cr CPA
手动单步脉冲
4. 动态测试
接示波器 G3 G2 G1 G0
转换电路
B3 B2 B1 B0
QD QC QB QA CPB
74LS197 LD
1
1
Cr CPA
S1
1 (接函数发生器）连续脉冲（10KHz）
电压波形图之间相位测试 两路输入， Vertical Mode 置Alt Triggering Mode 置AUTO，或NORM Triggering Mode 置CH1或CH2 如果波形图不稳或不出现则可调LEVEL
CP 0
G0
0 G1 G2 0
0 G3
1 10 0 11 0 00 0 00
下周实验
CPB
74LS197 LD
1
Cr CPA
1
手动单步脉冲
QD QC QB QA 0 0 00 0 0 01 0 0 10 0 0 11 0 1 00 0 1 01 0 1 10 0 1 11 1 0 00 1 0 01 1 0 10 1 0 11 1 1 00 1 1 01 1 1 10 1 1 11
一、实验目的和要求
要求独立完成设计、安装、调整、测试的全 过程。提高能力。实验中遇到问题自行解 决。
二、预习
为了按质、按量、按时完成每一个实验，做 实验之前要求先预习。做好预习报告。预 习报告要求按照教材要求的实验内容，掌 握解实验原理，先做好设计，拟定实验步 骤。如果预习报告作的好，可在实验过程 中将实验数据直接填入预习报告。作为正 式的实验报告。不必再花时间写实验报告。
四、写实验报告
要求： （1）实验目的 （2）原理 （3）实验内容 （4）所用仪器及器件 （5）分析
五、实验考试
第15周补作实验。
第16周考试：
考试时间：三小时。 内 容： 方 式：题目当场抽签，当场设计，当场作实 验，当场写报告。实验完毕要记录实验所用时间。
第17周补考。
六、所用主要仪器
1、数电实验箱 2、函数发生器 3、示波器 4、万用表
10 1001 1010 1100 1011
1111
↓
0000 1101 1111
↓ ↓↓
0001→0010→0011→0100→0101→0110
↑
↓
1100←1011←1010←1001←1000←0111
（7）画出逻辑图
Q0
Q1
Q2
Q3
二、实验
1、电源：一般为5 ± 0.25V
（1）如果将电源接入电路后稳压源为零及指示灯暗， 而将电源连线拔出，则稳压源正常及指示灯变亮，则 可断定，你连接的电路中有短路现象。 （2）如果低电平时“0-1”显示器微亮，高电平时更 亮，则可断定接地有问题。 2、时序逻辑器件，不能以悬空代替高电平。 3、时序逻辑器件的清零端和置1端。如果是低电平有 效，则正常工作时这两端都接1。反之如果是高电平 有效，则正常工作时这两端都接。0。 4、用示波器观察和记录波形：一般是比较两个波形的 相位关系。 待观察信号分别接入CH1、CH2 Vertical Mode 置“ALT”
2、实验箱（电位器） 3、万用表 4、示波器 二、实验内容
每块74LS00包含4个与非门，前面的内容选其 中的一个进行测试。
高电平输入电流IIH较小，难以测量，测不出则
以0µA记录。
集成电路的功耗和集成密度密切相关。功耗大的的元器件则集 成度不能很高。
当输出端空载,门电路输出低电平时电路的功耗称为空载导通功 耗Pon。当输出端为高电平时，电路的功耗称为空载截止功耗 Poff。平均功耗P=(Pon+Poff)/2。例如74H系列TTL门电路，平 均功耗为22毫瓦。而CMOS门电路平均功耗在微瓦数量级。
其状态变化情况。
Q0n+1=D0 Q1n+1=D1 Q2n+1=D2 Q3n+1=D3
4 设计伪码灭灯电路 自己设计。
cc cc cc cc
伪码灭 IB 灯电路
接0-1显示器
1
Q0 Q1 Q2 Q3 S1 DSR 74LS194 S0
D0 D1 D2 D3 Cr
5V
Q
K
5V
c1
Q R1 J 5V
3、动态测试。74LS197接成16进制计数器，观测输出波形。 C
BP(QA) A(QB)
S0(QC) S1(QD)
Y
内容二： 1、原理：
F0 A B CD F1 A BC D F2 A B CD F3 A B C D F4 A B CD F5 A BC D F6 A B CD F7 A B C D
接模拟开关
5V
CP接连续脉冲 1-2Hz
注意：启动节拍发
生器时，应先清零，
Ya Yb Yc Yd Ye Yf Yg 74LS48
即将清零模拟开关 放置在低电平，待 清零置数后，清零
A3 A2 A1 A0 LT IBR
模拟开关放置在高 电平。
5V
接模拟开关
实验五 组合电路中的竞争与冒险
1、F=AB+BCD+ACD
实验三 利用MSI设计组合逻辑电路
实验三 利用MSI设计组合逻 辑电路
要求：内容1，内容2 作完要分别检查。 内容1： 1、自己设计 2、静态测试。注意接电源，接地，附加 控制端应接低电平。
S1
S0
Y
0
0
A.B
0
1
A+B
1
0
A⊕B
1
1
A
S1 S0 A B Y 0 0000 0 0010 0 0100 0 0111 0 1000 0 1011 0 1101 0 1111 1 0000 1 0011 1 0101 1 0110 1 1001 1 1011 1 1100 1 1110
10
Q1nQ0n
0
Q3nQ2n 00
00 X
1
01 0
x
11 0
0
10 1
01 11 10
0
0
0
0
1
0
x
x
x
1
1
1
Q2n+1=Q1Q0Q2+(Q3Q1+Q3Q0)Q2
Q3n+1=Q2Q3+Q2Q1Q0Q3
(5)求各触发器的驱动方程
Q0n+1=Q0 Q1n+1=Q0Q1+Q0Q1 Q2n+1=Q1Q0Q2+(Q3Q1+Q3Q0)Q2 Q3n+1=Q2Q3+Q2Q1Q0Q3
Q0n+1=DSR Q1n+1=Q0 Q2n+1=Q1 Q3n+1=Q2
DSR→Q0→Q1→Q2→Q3
（2）S1=1，S0=0，左移 DSL为左移送数端，当脉冲到来时，其状态变
化情况。
Q0n+1=Q1 Q1n+1=Q2 Q2n+1=Q3 Q3n+1=DSL
DSL→Q0→Q1→Q2→Q3
（3）S1=1，S0=1，并行送数 D0、D1、D2、D3为并行送数端，当脉冲到来，
已经相连，实验时连接一个即可。 2、BCD码七段译码驱动器
74LS48，本身已有上拉电阻。实验时不必另 接。 3、四位双向移位寄存器74LS194
功能见本实验附表（2） 其功能有：
（1）S1=S0=0，保持原来的状态不变 （2）S1=0，S0=1，右移 DSR为右移送数端，当脉冲到来时，其状态变
化情况。
要求只有原变量输入即实现时不能用模拟开关的反变量，要实 现反变量，用非门。没有非门，可用与非门。要能观察到竞争 冒险现象，实现时应尽可能使同一变量的经过两条路径到达同 一点时，两条路径相差的门数尽可能多。
F=AB.C BD .AD 按上式画逻辑图（自己画）
2、写出真值表
CD AB 00 01 11 10
00 X
01 1
11 1
10 1
01 11 10
0
0
1
0
0
1
x
x
x
0
0
1
Q1nQ0n
Q3nQ2n 00
00 X
01 0
11 0
10 0
01 11 10
1
0
1
1
0
1
x
x
x
1
0
1
Q1nQ0n Q3nQ2n 00
01 11 10
Q0n+1=Q0
00
01 11
X
0
1
1
1
0
0
x
x
0
0
1
Q1n+1=Q0Q1+Q0Q1
2n≥m=12 可得n=4 （3）画出次态卡诺图
Q1nQ0n 00
Q3nQ2n 00 X
01 11 10 0010 0100 0011
01 0101 0110 1000 0111
11 0001 x
x
x
10 1001 1010 1100 1011
（4）求出每个触发器的状态方程
Q1nQ0n
Q3nQ2n 00
00
11
01
1
11 1 1 1 1
10
1
3、静态测试验证真值表。 4、观测A的险象。
中值宽度
毛刺幅度
5、6、判断险象是否影响下一级电路的正常工作，应看毛刺 的幅度大小。
F
1
F’
FBiblioteka Baidu
C
（5）
7、同内容4
（6）
8、使用公式 AB+AC+BC=AB+AC
本实验中
F’
冗余项
F=AB+BCD+ACD=AB+BCD+ACD+BCD
实验一 TTL与非门的静态参数测试
一、器件使用 1、集成芯片的使用
Vcc 14 13 12 11 10 9 8
74LS00
1 2 3 4 5 6 7地
注意：TTL门电路对电源电压VCC要求较严，VCC只允许在 +5V±10%的范围内工作，超过5.5V将损坏器件，低于4.5V器 件的逻辑功能不正常。
3、线路连接，按教材提示连接。注意：地址 输入端A、B、C与A2、A1、A0的连接顺序。
4、静态测试
地址输入端接模拟开关，输出端接0-1显示器。 对照真值表检测。
5、动态测试
用74LS197连接成8进制。其输出作为地址输 入端。观测记录输入输出波形。
A0 A1 A2
实验四 译码显示电路
1、七段发光二极管数码管 实验箱上数码管是共阴极，注意两个公共端
实验六 同步计数器的设计
实验内容2 一 设计按要求自己设计
实验内容二
一、设计
（1）根据实验要求可以的该特殊十二进制计 数器状态转换图。
0001→0010→0011→0100→0101→0110
↑
↓
1100←1011←1010←1001←1000←0111
（2）确定电路所需触发器数目 有效状态为m=12，求所需触发器数目n。
Triggering Mode 置“NORM”或“AUTO” Triggering Source，置CH1或“CH2” 若波形不显示或不稳定则可调“LEVEL” 5、电路故障： （1）电源、接地是否正确。 （2）断线或接触不稳的判断：除非是悬空，否则，
如果测得电压1.4伏左右。 （3）线路连接错误。 （4）设计错误。 （5）元器件使用不当或功能不正常 （6）仪器（主要指数字电路实验箱）和集成器件本
身出现故障。
6、故障检查
（1）查线法：
由于在实验中大部分故障都是由于布线错误引起的， 因此，在故障发生时，复查电路连线为排除故障的有 效方法。应着重注意：有无漏线、错线，导线与插孔 接触是否可靠，集成电路是否插牢、集成电路是否插 反等。
（2）观察法：
用万用表直接测量各集成块的Vcc端是否加上电源电压； 输入信号、时钟脉冲等是否加到实验电路上，观察输 出端有无反应。重复测试观察故障现象，然后对某一 故障状态，用万用表测试各输入/输出端的直流电平， 从而判断出是否是插座板、集成块引脚连接线等原因 造成的故障。
AB C
00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
F0 F1 F2 F3 F4 F5 F6 F7 D0 0 000 0 0 0D 0 000 0 0 00 D 000 0 0 00 0 D00 0 0 00 0 0D0 0 0 00 0 00D 0 0 00 0 000 D 0 00 0 000 0 D
二、实验内容 1、设计
输出循环码 G3 G2 G1 G0 转换电路
自行设计
B3 B2 B1 B0 输入二进制码
2.电路测试
接0-1显示器 G3 G2 G1 G0
转换电路
B3 B2 B1 B0 接模拟开关
3、74LS197构成16进制计数器作为代码转 换电路的输入信号
接0-1显示器
QD QC QB QA
J0=K0=1 J1=K1=Q0 J2=Q1Q0， K2=Q3Q1+Q3Q0=Q3Q1Q0 J3=Q2Q1Q0， K3=Q2
（6）检查自启动
Q3Q2Q1Q0
Q1nQ0n 00
Q3nQ2n 00 001
01 11 10 0010 0100 0011
01 0101 0110 1000 0111
11 0001 0010 0000 0011
电压传输特性
平均传输延迟时间tpd 用七个与非门构成环形振荡器
至示波器
波形 V
t
实验二 组合逻辑电路分析与设计
其中内容5 选做
• 一、电路故障排除： • （1）电源、接地是否正确。 • （2）断线或接触不稳的判断：除非是悬空，
否则，如果测得电压1.4伏左右。 • （3）线路连接错误。 • （4）设计错误。
数字电路与逻辑设计实验
一、实验目的和要求
通过实验可巩固和扩充学过的理论知识。 更重要的是通过实验训练，使同学掌握必 要的实验技能和培养科学的实验作风。
本课程要求学生了解所用仪器，熟练使用仪 器，具备对基本电路的分析和设计。拟定 实验步骤，对电路进行必要的检测，查出 故障与排除故障的能力，综合实验结果与 写实验报告的能力。