第十三章 时序逻辑电路
第13章触发器及时序逻辑电路习题
1第十三章 触发器和时序逻辑电路13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。
时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。
1． 双稳态触发器双稳态触发器的特点：1）.有两个互补的输出端 Q 和Q 。
2）．有两个稳定状态。
“1”状态和“0” 状态。
通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。
3）．当输入信号不发生变化时，触发器状态稳定不变。
4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。
按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。
各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1： 名称 逻辑符号次态方程RS 触发器Q R S Q n +=+1=⋅S R 0 （约束方程）JK 触发器1n n n Q JQ KQ +=+D 触发器D Q n =+1T 触发器1n n Q T Q +=⊕T ’ 触发器1n n Q Q +=把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。
2．同步时序逻辑电路的分析同步时序逻辑电路的分析步骤如下：1．由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的特性方程。
（2）各触发器的驱动方程。
（3）时序电路的输出方程。
2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。
3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。
4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。
3．典型的时序逻辑电路在数字系统中，最典型的时序逻辑电路是寄存器和计数器。
1）寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。
寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。
按功能分，寄存器分为数码寄存器和移位寄存器。
时序电路的逻辑
时序电路的逻辑
时序电路是一类特殊的电路，其输出值不仅取决于当前的输入值，还取决于过去的输入值，即输入和输出之间存在一定的时间关系。
因此，时序电路中存在着时钟信号，用于同步和调节电路的工作。
时序电路的逻辑可以分为同步和异步两种类型。
1. 同步逻辑：同步逻辑中，所有的电路元件都根据时钟信号的边沿或电平进行操作。
常见的同步逻辑电路包括触发器、计数器和移位寄存器等。
同步逻辑的优点是稳定性高，能够按照时钟信号进行同步操作，适用于需要精确控制时序的场合。
2. 异步逻辑：异步逻辑中，电路元件的操作不仅受时钟信号的影响，还受到输入信号的变化而变化。
常见的异步逻辑电路包括门电路、电平触发器和边沿触发器等。
异步逻辑的特点是电路元件的操作速度较快，但稳定性较差，可能出现冲突和竞争等问题，适用于对操作速度要求较高的场合。
在具体的时序电路中，通常采用状态图或状态表来表示其逻辑关系。
状态图用状态之间的转换图形化表示，而状态表则用表格形式列出各个状态及其对应的输入和输出值。
时序电路的设计和分析需要考虑时钟信号的频率、时序约束、电路延迟等因素，以确保电路的正确性、稳定性和可靠性。
时序逻辑电路的波形图的画法
图 7.4.7 时序逻辑电路的波形图画法步骤二
最后再补充一句，前文中也已经详细介绍了组合逻辑电路的波形图 的画法，读者不妨再复习一下吧。 有缘学习更多＋谓ｙｇｄ３０７６或关注桃报：奉献教育（店铺）
图 7.4.6 时序逻辑电路的波形图画法步骤一
★ CLK 1 期间，输出状态根据输入激励 S、R 的对应取值确定； CLK 0 期间，输入激励波形失效，输出状态保持；
又已知触发器的初状态设为 0，根据上述原则，从起点开始，由左 向右，画出输出状态的波形。一般来讲，只需要画出 Q 的波形，Q 的波 形自然状态互补，但对于RS 触发器，需要将 Q和 Q 的波形都画出来， 如图 7.4.7 所示。
助教时间 时 序逻辑电路的波形 图的 画法
时序逻辑电路的波形图是一组输入、输出信号波形，根据时间（横 轴）的对应关系，组成的波形对照图。在触发器和时序逻辑电路的学习 中，波形图是非常重要的工具，它可以动态地表达出电路输入、输出信 号的对应关系，直观明了，其绘制方法需认真掌握。
触发器波形图上的信号类型： ★ 输入信号包括了时钟CLK 信号、触发器的输入激励信号等； ★ 输出信号是触发器的输出状态Q 、Q 。 以图 7.4.5 所示同步 RS 触发器的波形图为例，详尽介绍时序逻 辑电路的波形图的绘制思路和过程。 ★ 首先，根据RS 触发器的逻辑符号可知， CLK、S、R 信号均为 高有效信号，则可以根据 CLK 的输入波形，确定触发器的工作区，即 CLK 1 期间，如图 7.4.6 所示。
时序逻辑电路ppt课件PPT学习教案
2021/8/13
24
（2）顺序负脉冲
第24页/共114页
2021/8/13
25
5.2 二进制计数器
5.2.1 异步二进制计数器 5.2.2 同步二进制计数器
第25页/共114页
2021/8/13
26
5.2 二进制计数器
计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类：
1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。
出 Q1 Q2
Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
0010
7
0
0001
8
0
0000
第13页/共114页
2021/8/13
14
④ 时序图
2021/8/13
并行图5输-5出 4位右移位寄存器时序图
第14页/共114页
串行输出
15
（2）左移位寄存器
串行 输入
2021/8/13
图5-4 4位右移位寄存器
第12页/共114页
同步时序 逻辑电路
13
② 工作过程
指③逐位状将依态数次表码输11入01）右。移串行输入给寄存器（串行输入是
在接收数表码5-前2 ，4从位右输移入位端寄输存入器状一态个表负脉冲把各触
发器置为0状态（称为清零）。
计算机时序逻辑电路
描述时序电路逻辑功能的函数一般有两个：
输出函数： Yi f i X 1 ,, X p , Q1 ,, Qt 激励函数： Wj f j X1 ,, X p , Q1 ,, Qt
i 1,, m j 1, , r
可见，时序电路的输出不仅与电路的输入有关，而且与电 路的状态有关。
T1 X Q0n T0 1
Q1n1 X Q0n Q1n ③ 状态方程： n1 n Q0 Q0
（3）画出状态转换真值表 将三个触发器现态的各种取值组合，代入状态方程、输出 方程，求出相应的次态和输出，可得该电路的状态转换真值表， 如表7-3所示。
表7-3
● 教学要求：掌握时序逻辑电路的结构、分类以及描述工具；
熟练掌握同步时序逻辑电路的表格分析法；了解同步时序逻辑 电路设计的一般步骤；理解计数器、寄存器的原理与应用。
返回本章首页
7.1 时序逻辑电路概述
● 7.1.1 时序逻辑电路的结构与分类 1. 时序逻辑电路结构
时序逻辑电路（简称时序电路）的结构框图如图7.1所示。时序电 路一般由组合逻辑电路、存储电路和反馈回路三部分组成。
4. 选择触发器的类型，求出状态方程、驱动方程、输出方程
根据最简状态转换图（表）可求出状态方程、输出方程，然后将 状态方程与触发器的特性方程进行比较，可得到驱动方程。由于JK 触发器功能较全、使用较灵活，因此在设计中多选用JK触发器。
5. 画出逻辑电路图，并检查有无自启动能力
根据驱动方程和输出方程画出逻辑电路图。如设计的电路存在无 效状态时，应检查电路进入无效状态后，能否在时钟脉冲作用下自动 返回到有效状态工作。如能回到有效状态，则电路具有自启动能力； 如不能，则需修改设计，使电路具有自启动能力。
【电工基础知识】时序逻辑电路
【电⼯基础知识】时序逻辑电路时序逻辑电路定义时序逻辑电路主要由触发器构成。
在理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输⼊，还与前⼀时刻输⼊形成的状态有关。
这跟相反，组合逻辑的输出只会跟⽬前的输⼊成⼀种函数关系。
换句话说，时序逻辑拥有储存器件（）来存储信息，⽽组合逻辑则没有。
从时序逻辑电路中，可以建出两种形式的：：输出只跟内部的状态有关。
（因为内部的状态只会在时脉触发边缘的时候改变，输出的值只会在时脉边缘有改变）：输出不只跟⽬前内部状态有关，也跟现在的输⼊有关系。
时序逻辑因此被⽤来建构某些形式的的，延迟跟储存单元，以及有限状态⾃动机。
⼤部分现实的电脑电路都是混⽤组合逻辑跟时序逻辑。
按“功能、⽤途”分为：1. 寄存器；2. 计数（分频）器；3. 顺序（序列）脉冲发⽣器；4. 顺序脉冲检测器；5. 码组变换器；寄存器定义寄存器：能够暂时存放数码、指令、运算结果的数字逻辑部件，称为寄存器。
寄存器的功能是存储，它是由具有存储功能的组合起来构成的。
⼀个触发器可以存储1位⼆进制代码，故存放n位⼆进制代码的寄存器，需⽤n个触发器来构成。
[1]按照功能的不同，可将寄存器分为基本寄存器和两⼤类。
基本寄存器只能并⾏送⼊数据，也只能并⾏输出。
移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移，数据既可以并⾏输⼊、并⾏输出，也可以串⾏输⼊、串⾏输出，还可以并⾏输⼊、串⾏输出，或串⾏输⼊、并⾏输出，⼗分灵活，⽤途也很⼴。
[1]知识点概述：1、寄存器，就是能够记忆或存储0和1数码的基本部件。
通常都是由各种触发器和门电路来构成的。
2、寄存器分为仅能存储0和1数码的数码寄存器，和既能存储数码同时也能实现数码的左移或右移的寄位移寄存器。
3、在实际中，通常使⽤集成寄存器。
本节讲解了寄存器的电路构成、⼯作原理、对74LS194双向移位寄存器的使⽤进⾏了介绍。
4、有点寄存器具有左移右移的功能寄存器电路如下：（1）由四个D触发器构成，因为每⼀个D触发器可以存放1位⼆进制信息，所以上述电路的寄存器可存放⼀个4位⼆进制数码，⼀般也把这种寄存器称为数码寄存器。
时序逻辑电路PPT课件
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
时序逻辑电路讲解ppt
Q JQ C KQ
CP
J K AQn AQn ，A与Qn是异或关系
A与Qn相同时， J K 0 Qn1 Qn 具有保持原状态功能
A与Qn不同时，J K 1 Qn1 Qn 具有计数功能
时序逻辑电路
特点:
在数字电路中,凡就是任一时刻得稳定输出不仅决定 于该时刻得输入,而且还与电路原来得状态有关者,都 叫做时序逻辑电路,简称时序电路。
3、动作特点: 在CP=1得全部时间里,输入信号 得变化都对主触发器起控 制作用,所以当CP下降沿到达时从触发器得状态不仅仅由 此时刻输入信号得状态决定,还必须考虑整个CP=1期间输 入信号得变化过程。
三、 主从RS、JK触发器
主从RS触发器 的图形符号
S
1S
Q
CP C1
R
1R
Q
主从JK触发器 的图形符号
4. 根据状态转换情况总结电路功能。
例:时序电路见下图, FF1～FF3为主从JK触发器、下降沿动作。 分析其逻辑功能。输入端悬空时等同逻辑1。
1J
Q1
C1
1K
Q1 &
FF1
1J
Q2
C1
1K
Q2
FF2
& 1J Q3 &
1
Y
C1
1K
Q3
FF3 CP
J1 Q2 • Q3
K1 1
1、驱动方程 J2 Q1
RD
0–t1： RD=0、 SD=1
Q=1、Q=0
SD t1 t2 t3 t4 t5 t
t1–t2： RD= SD=0
保持Q=1、Q=0
t2 –t3： RD=1、 SD=0
Q
t
Q=0、Q=1
时序逻辑电路的分析(3)
x1
y1
xi
组合逻辑电路
yi
q1
z1
存储电路
qk
zk
时序逻辑电路h的结构框图
9
3. 举例说明：
串行加法器指将两个多位数相加时， 采取从低位到高位逐位相加的方式完成相加运算。 需具备两个功能：
将两个加数和来自低位的进位相加， 记忆本位相加后的进位结果。
4.画时序图
5.描述逻辑功能
h
20
二、同步时序逻辑电路的分析
[例1] 分析图示时序电路的逻辑功能，
写出它的驱动方程、状态方程和输出方程。 FF1、FF2和FF3是主从结构的TTL触发器， 下降沿动作，输入悬空时和逻辑1状态等效。
Q1
1J
1J
Q2
• &1J Q 3
C1
Q 1
1K
F F1
CLK
C1
1K
第六章 时序逻辑电路
1
2
本章主要内容
6.1概述 6.2 时序逻辑电路的分析方法
6.3 若干常用的时序逻辑电路 简介 6.4 时序逻辑电路的设计方法 自学 6.5 时序逻辑电路中的竞争-冒险现象
3
教学基本要求
1. 熟练掌握时序逻辑电路的描述方式及其相互转换。 2. 熟练掌握时序逻辑电路的分析方法 3. 了解时序逻辑电路的设计方法 4. 熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的 逻辑功能及其应用。
00
01
1/ 0
1
11/1 00/0 10/0 01/0
0/1 1/1 1/0 0/0
1/ 0
逻辑功能：A=1时是减法计数器。 A=0时是加法计数器。
电工电子技术课程教学大纲
《电工电子技术》课程教学大纲课程名称：电工电子技术二、学分：4三、先修课程：《高等数学》、《线性代数》、《大学物理》电磁学部分。
四、课程的性质、目的和任务：《电工电子技术》是一门具有较强实践性的技术基础课程。
学生通过本大纲所规定的全部教学内容的学习，可以获得电工和电子技术的基本理论和基本技能。
为学习后续课程和专业课打好基础，也为今后从事工程技术工作和科学研究奠定一定的理论基础。
课程的任务在于，培养学生的科学思维能力，树立理论联系实际的工程观点和提高学生分析问题和解决问题的能力。
五、本课程的要求和内容：第一章电路的基本概念与基本定律一、学习要求1、理解电压与电流参考方向的意义；2、理解电路的基本定律并能正确应用；3、了解电路的有载工作、开路与短路状态，理解电功率和额定值的意义；4、会计算电路中各点的电位；5、掌握用支路电流法、叠加原理和戴维宁定理分析电路的方法。
二、课程内容1.1 电路的组成及作用1.2 电路模型1.3 电压和电流的参考方向1.4 理想电路元件1.5 电源有载工作、开路与短路1.6 基尔霍夫定律1.7 电路中电位的概念及计算1.8 支路电流法1.9 叠加原理1.10 戴维南定理1.11 本章小结第二章正弦交流电路一、学习要求1、理解正弦交流电的三要素：相位差、有效值和频率，理解相量表示法；2、理解电路基本定律的相量形式、复阻抗和相量图，掌握用相量法计算简单正弦电路和方法；3、正弦交流电路的瞬时功率，掌握有功功率、功率因数的概念和计算方法，了解无功功率、视在功率的概念和提高功率因数的经济意义；4、理解串联谐振和并联谐振的条件和特征；5、掌握阻抗串联和阻抗并联的计算。
二、教学内容2.1 正弦交流电的基本概念2.2 正弦量的表示方法2.3 单一元件的正弦响应2.4 R、L、C串联电路的正弦响应2.5 阻抗串联与并联2.6 电路中的谐振2.7 功率因数的提高2.8 本章小结第三章三相交流电路一、学习要求1、掌握对称三相交流电路电压、电流和功率的计算方法；2、掌握三相负载的连接方法；3、了解三相电源的产生方法，了解三相四线制供电电路。
时序逻辑电路习题解答
5-1分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图。
解：从给定的电路图写出驱动方程为:D o (Q 0Q i n)e Q 2D i Q 01D 2 Q i nQ 01 1(Q 0Q n)eQ ；Q i n 1Q 0Q 21Q ；由电路图可知，输出方程为Z Q ；CLK将驱动方程代入D 触发器的特征方程Q n 1D ，得到状态方程为:5-1(a )所示，时序图如图题解Z图题5-1图根据状态方程和输出方程，画出的状态转换图如图题解题解5-1(a )状态转换图综上分析可知，该电路是一个四进制计数器。
5-2分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A 为输入变量。
解：首先从电路图写出驱动方程为：D o A& D i A Qg ：A （Q ： Q i n）将上式代入触发器的特征方程后得到状态方程Q 0 1AQ ：Q ：1 AQ 0Q ：A （Q nQ ：）电路的输出方程为：CLKQ i12345——-A1 11 t----------- 1------------ 1|| 1 » 1 1 1----------- 1 ---------- 1 --------------►CLK0 Q 2/Z 仝题解5-1（b ）时序图0 Q o 胃AY图题5-2图丫AQoQ；根据状态方程和输出方程，画出的状态转换图如图题解5-2 所示综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态" 00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。
5-3已知同步时序电路如图（a ）所示，其输入波形如图 （b ）所示。
试写出电路的驱动方 程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。
CLK 1 2345678（b ）输入波形 图题5-3图解：电路的驱动方程、状态方程和输出方程分别为:J 。
时序逻辑电路
第六章时序逻辑电路时序逻辑电路简称时序电路，与组合逻辑电路并驾齐驱，是数字电路两大重要分支之一。
本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析方法。
然后重点讨论典型时序逻辑部件计数器和寄存器的工作原理、逻辑功能、集成芯片及其使用方法及典型应用。
最后简要介绍同步时序逻辑电路的设计方法。
6.1 时序逻辑电路的基本概念一．时序逻辑电路的结构及特点时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。
时序电路中必须含有具有记忆能力的存储器件。
存储器件的种类很多，如触发器、延迟线、磁性器件等，但最常用的是触发器。
由触发器作存储器件的时序电路的基本结构框图如图6.1.1所示，一般来说，它由组和电路和触发器两部分组成。
1 X i X Z1 Z jÊäÈëÐźÅÐźÅÊä³ö·¢Æ÷´¥·¢ÆÐźÅÊä³öÐźÅͼ6.1.1 ʱÐòÂß¼µç·¿òͼ二．时序逻辑电路的分类按照电路状态转换情况不同，时序电路分为同步时序电路和异步时序电路两大类。
按照电路中输出变量是否和输入变量直接相关，时序电路又分为米里（Mealy）型电路和莫尔（Moore）型电路。
米里型电路的外部输出Z既与触发器的状态Q n有关，又与外部输入X有关。
数电课件时序电路
通过测试和验证手段，发现时序电路中存在的故障和问题。
故障定位
确定故障发生的位置和原因，以便进行针对性的修复。
故障排除
根据故障定位结果，采取适当的措施排除故障，恢复时序电路的正常工作。
预防性维护
通过定期检查和维护，预防时序电路出现故障，提高系统的可靠性和稳定性。
THANKS
感谢观看
06
时序电路的测试与验证
测试方法
静态测试
通过输入一组已知的测试向量，观察输出结果是否符合预期，以检测 时序电路的功能性。
动态测试
模拟实际工作时序电路的行为，通过输入激励信号，观察输出响应是 否符合预期。
边界测试
针对电路的输入和输出边界进行测试，以确保电路在极限条件下的正 常工作。
仿真测试
利用仿真软件对时序电路进行模拟测试，以验证电路的功能和性能。
使用HDL对时序电路进行详细设计描述， 包括逻辑功能、输入输出接口和时序约
束等。
逻辑综合与优化
将HDL代码转换为具体的门级电路， 并进行优化，以满足性能、面积和功
耗等要求。
逻辑仿真与验证
利用HDL仿真工具对时序电路进行仿 真测试，验证设计的正确性和可靠性。
可编程逻辑器件开发
使用HDL在可编程逻辑器件（如 FPGA）上进行时序电路的开发和实 现。
详细描述
状态图是一种图形化表示时序电路状态转换的工具，通过状态图可以清晰地看出时序电 路的状态转换过程和状态转换条件。在状态图中，每个节点表示一个状态，箭头表示状 态转换的方向和条件。通过分析状态图，可以得出时序电路的次态方程和输出方程，进
而理解时序电路的工作原理。
状态转换表分析法
总结词
通过状态转换表可以系统地列出时序电路的所有可能的状态转换情况，是分析时序电路的另一种重要方法。
第十三章 时序逻辑电路习题及答案
第十三章时序逻辑电路习题及答案一、填空题1、数字逻辑电路常分为组合逻辑电路和两种类型。
2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，而且与有关。
3、时序逻辑电路由两大部分组成。
4、时序逻辑电路按状态转换来分，可分为两大类。
5、时序逻辑电路按输出的依从关系来分，可分为两种类型。
6、同步时序电路有两种分析方法，一种是另一种是。
7、同步时序电路的设计过程，实为同步时序电路分析过程的过程。
8、计数器种类繁多，若按计数脉冲的输入方式不同，可分两大类。
9、按计数器进制不同，可将计数器分为。
10、按计数器增减情况不同，可将计数器分。
11、二进制计数器是逢二进一的，如果把n个触发器按一定的方式链接起来，可枸成。
12、一个十进制加法计数器需要由 J-K触发器组成。
13、三个二进制计数器累计脉冲个数为；四个二进制计数器累计脉冲个数为。
14、寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为。
15、数码输入寄存器的方式有；从寄存器输出数码的方式有。
16、异步时序逻辑电路可分为和。
17、移位寄存器中，数码逐位输入的方式称为。
18、计数器可以从三个方面进行分类：按__ _ _方式，按_________________方式，按______________方式。
19、三位二进制加法计数器最多能累计__个脉冲。
若要记录12个脉冲需要___个触发器。
20、一个四位二进制异步加法计数器，若输入的频率为6400H Z，在3200个计数脉冲到来后，并行输出的频率分别为______H Z，_____ H Z，____ H Z，_____ H Z。
一个四位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，各触发器的输出状态是：Q0为__；Q1为__；Q2为__；Q3为__。
21、时序逻辑电路的特点是：任意时刻的输出不仅取决于______________，而且与电路的______有关。
22、寄存器一般都是借助有________功能的触发器组合起来构成的，一个触发器存储____二进制信号，寄存N位二进制数码，就需要__个触发器。
时序逻辑电路
第十三章 时序逻辑电路
集美轻工业学校精品课程
《电子技术基础》教学演示文稿
（2）电路组成
4位二进制同步加法计数器逻辑图
工
程
应
用
计数不正常的故障检测 第一步，先查工作电源是否正常；第二步，检查触 发器的复位端是否被长置成复位状态；第三步，用示波器观测计数脉冲是否加到 了触发器的CP端；第四步，替换触发器，以确定集成电路是否损坏。
第十三章 时序逻辑电路
集美轻工业学校精品课程
《电子技术基础》教学演示文稿
3．异步减法计数器
（1）3位递减计数器的状态
（2）电路组成3位二进来自异步减法计数器逻辑图 第十三章 时序逻辑电路
集美轻工业学校精品课程
《电子技术基础》教学演示文稿
二、十进制计数器
十进制递减计数器的状态
第十三章 时序逻辑电路
集美轻工业学校精品课程
意见和建议可联系电子信箱：chen-zhenyuan@
第十三章 时序逻辑电路
集美轻工业学校精品课程
《电子技术基础》教学演示文稿
工
程
应
用
利用计数器测量脉冲频率，见图（a）。 由计数器构成数字钟，见图（b）。
（a）测量脉冲频率的框图
（b）数字钟组成框图
第十三章 时序逻辑电路
集美轻工业学校精品课程
《电子技术基础》教学演示文稿
应用实例
由计数器所组成的 物件计数电路如右图所 示，用于检测生产线输 送带上的物件并对其进 行计数，计数范围为 1~99。该电路主要由检 测、计数、译码显示三 部分组成。
第十三章 时序逻辑电路
集美轻工业学校精品课程
《电子技术基础》教学演示文稿
图中FF0为最低位触发器，其控制端Cl 接收输入脉冲，输出信号Q0 作为触发器 FF1的CP，Q1 作为触发器FF2的CP，Q2 作为FF3的CP。各触发器的J、K 端均悬空， 相当于J=K=1，处于计数状态。各触发器接收负跳变脉冲信号时状态就翻转，它的 时序图见下图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第十三章时序逻辑电路
第十四章脉冲的产生和整形电路
盐城技师学院
一、填空题（每格1分，共20分）
1、时序电路是由和组成。
2、时序逻辑电路在逻辑功能方面的特点是电路的输出状态不仅与
有关，而且与有关。
3、一个十进制为37，则对应的二进制数为，对应的8421BCD码
为。
4、一个四位8421BCD码十进制加法计数器，若初始状态为0000，输入第
七个脉冲后，计数器的状态为，输入第十个脉冲后，计数器的状态为。
5、一个七段数码管显示器，输入为高电平时数码管发光，则当
abcdefg=1011011时，显示的十进制数为。
6、施密特触发器是一个有的反相器，是一个稳态触发
器，具有特性。
7、多谐荡器没有，电路不停地在两个之间转换，而这个
转换的快慢主要取决于的速度。
8、单稳态触发器在脉冲电路中广泛应用于电路的、等方面。
9、施密特触发器的主要用途有、和。
二、判断题（每题2分。
共16分）
（）1、移位寄存器可以并行输出，也可以串输出。
（）2、多谐振荡器输出的们号是正弦波。
（）3、有8个触发器的二进制异步计数器能表达到56种状态。
（）4、编码是译码的逆过程。
（）5、数码寄存器不但具有寄存器数码的功能，而且还有数码移位的功能。
( ) 6、单稳态触发器电路的最大工作频率由外加觖发脉冲的频率决定。
（）７、由三个触发器组成的二进制加法计数器，计数器最大的模是10。
（）８、构成计数器电路的器件必须具有记忆功能。
三、选择题（每题4分，共32分）
1、一个十进制计数器，至少需要几个触发器构成？（）
A、2个
B、3个
C、4个
D、5个
2、一个八进制计数器，最多能记忆（）个脉冲，第（）个脉冲到来后，
向高位进一。
A、7
B、8
C、9
D、10
3、一个512位移位寄存器用作廷迟线，如果时钟频率是4MHZ，则数据通
过该廷迟线的时间为（）
A、128us
B、127.75us
C、256us
D、125us
4、下列电路中不属于时序电路的是（）
A、计数器
B、数码寄存器
C、译码器
D、触发器
5、施密特触发器常用于对脉冲波形的（）
A、延时和定时
B、计数与寄存
C、整形与变换
6、通常计数器应具有（）功能。
A、清零、计数、累计CP个数
B、存取数码
C、两者皆有
7、为获得100个节拍脉冲，若采用计数器式脉冲分配器，至少需要（）
位二进制计数器。
A、6
B、7
C、10
D、11
8、CT74LS293计数器的计数工作方式有（）种。
A、1
B、2
C、3
D、4
四、分析计算题
1、完成下列数制转换。
（8分）
（1011010）2＝（）10
（83）10＝（）8421BCD
（010*********）8421BCD＝（）10
（131）10＝（）2
2、已知一施密特触发器的上、下触发电平分别为V TH＝2V，V TL＝1V，输入
信号V i为一正弦波，其中幅值为3V，试画出对应V i的输出电压V0的波形。
（8分）
3、如图１所示用与非门构成的单稳态触发器，试简述工作原理。
（8分）
4、电路如图２所示，各触发器的初发器的初态均为０，试画出８个时钟
脉冲下各触发器的状态图，并说明电路的名称。
（８分）。