第3章 处理器体系结构及组成
合集下载
《计算机硬件技术基础(第三版)》第3章 32位微处理器
计算机硬件技术基础
（１）总线接口部件 总线接口部件与片内Cache外部总线接口实行的是逻辑接口连接。当访问 Cache出现没命中、或需更改系统存储器内容、或需向Cache写入某些信 息时，就要通过总线接口从外部存储器系统中取出一批数据。 （２）预取缓冲部件 预取缓冲部件 取指令是指从高速缓冲存储器Cache内或从内存储器中取出指令代码， 以备译码之用的操作。 （３）指令译码部件 指令译码部件 译码操作， 一是检查一条指令的格式， 二是确定它是哪种类型操作的指令，并给出这条指令所需的操作数。 （４）控制部件 控制部件 Pentium微处理器控制部件的作用是，负责解释来自指令译码部件的 指令字和控制ROM的微代码。控制部件的输出控制着整数流水线部件和 浮点部件。 （5）执行部件 执行部件 是微处理器用于执行指令所规定的具体操作的CPU的核心硬件部分。 这些非常具体的操作是指诸如数值运算、逻辑操作以及分支转移处理等。
为了支持在Pentium内采用的分支转移预测新技术，芯片内装备有两个 预取缓冲存储器，一个是以线性方式来预取代码，另一个则是根据分支转 移目标缓冲器（BTB）预取代码。这样就可以保证在执行之前将所需用的 指令从存储器预取出来。 由于Pentium采用了这项技术，可以在无延迟的情况下正确地预测各 种转移。另外，V流水线中的条件转移指令可以与一条比较类指令成对执 行，当然也可以与U流水线中的置标志指令配合执行。但Pentium作到了 与现有软件是完全兼容，所以不必修改现有软件。
计算机硬件技术基础
3．1 ．
CISC和RISC 和
1 复杂指令系统计算机 复杂指令系统计算机—CISC 每一种微处理器的CPU都有属于它自己的指令系统。 CPU正是通过执行一系列的特定的指令来实现应用程序 的某种功能。像Intel x86系列，为了增加新的功能， 就必须增加新的指令；另一方面，为了保持向上兼容， 又必须保留原有的指令。每条指令又有若干个不同的操 作字段，用来说明要操作的数据类型，以及存放的位置。 这就意味着一个较大的指令系统和复杂的寻址技术。以 这样的微处理器为平台的计算机系统就是“复杂指令系 统计算机”(CISC)。 CISC也有许多优点，如指令经编译后生成的指令程 序较小执行起来较快，节省硬件资源。像存取指令的次 数少，占用较少的存储器等。
（１）总线接口部件 总线接口部件与片内Cache外部总线接口实行的是逻辑接口连接。当访问 Cache出现没命中、或需更改系统存储器内容、或需向Cache写入某些信 息时，就要通过总线接口从外部存储器系统中取出一批数据。 （２）预取缓冲部件 预取缓冲部件 取指令是指从高速缓冲存储器Cache内或从内存储器中取出指令代码， 以备译码之用的操作。 （３）指令译码部件 指令译码部件 译码操作， 一是检查一条指令的格式， 二是确定它是哪种类型操作的指令，并给出这条指令所需的操作数。 （４）控制部件 控制部件 Pentium微处理器控制部件的作用是，负责解释来自指令译码部件的 指令字和控制ROM的微代码。控制部件的输出控制着整数流水线部件和 浮点部件。 （5）执行部件 执行部件 是微处理器用于执行指令所规定的具体操作的CPU的核心硬件部分。 这些非常具体的操作是指诸如数值运算、逻辑操作以及分支转移处理等。
为了支持在Pentium内采用的分支转移预测新技术，芯片内装备有两个 预取缓冲存储器，一个是以线性方式来预取代码，另一个则是根据分支转 移目标缓冲器（BTB）预取代码。这样就可以保证在执行之前将所需用的 指令从存储器预取出来。 由于Pentium采用了这项技术，可以在无延迟的情况下正确地预测各 种转移。另外，V流水线中的条件转移指令可以与一条比较类指令成对执 行，当然也可以与U流水线中的置标志指令配合执行。但Pentium作到了 与现有软件是完全兼容，所以不必修改现有软件。
计算机硬件技术基础
3．1 ．
CISC和RISC 和
1 复杂指令系统计算机 复杂指令系统计算机—CISC 每一种微处理器的CPU都有属于它自己的指令系统。 CPU正是通过执行一系列的特定的指令来实现应用程序 的某种功能。像Intel x86系列，为了增加新的功能， 就必须增加新的指令；另一方面，为了保持向上兼容， 又必须保留原有的指令。每条指令又有若干个不同的操 作字段，用来说明要操作的数据类型，以及存放的位置。 这就意味着一个较大的指令系统和复杂的寻址技术。以 这样的微处理器为平台的计算机系统就是“复杂指令系 统计算机”(CISC)。 CISC也有许多优点，如指令经编译后生成的指令程 序较小执行起来较快，节省硬件资源。像存取指令的次 数少，占用较少的存储器等。
第3章 计算机硬件系统 习题与答案
第三章习题（P90-92）一、复习题1．计算机由哪几部分组成，其中哪些部分组成了中央处理器？答：计算机硬件系统主要由运算器、控制器、存储器、输入设备、输出设备等五部分组成其中，运算器和控制器组成中央处理器（CPU）。
（P72）2．试简述计算机多级存储系统的组成及其优点。
答：多级存储系统主要包括：高速缓存、主存储器和辅助存储器。
把存储器分为几个层次主要基于下述原因：（1）合理解决速度与成本的矛盾，以得到较高的性能价格比。
（2）使用磁盘、磁带等作为外存，不仅价格便宜，可以把存储容量做得很大，而且在断电时它所存放的信息也不丢失，可以长久保存，且复制、携带都很方便。
(P76-P77)3．简述Cache的工作原理，说明其作用。
答：Cache的工作原理是基于程序访问的局部性的。
即主存中存储的程序和数据并不是CPU每时每刻都在访问的，在一段时间内，CPU只访问其一个局部。
这样只要CPU当前访问部分的速度能够与CPU匹配即可，并不需要整个主存的速度都很高。
Cache与虚拟存储器的基本原理相同，都是把信息分成基本的块并通过一定的替换策略，以块为单位，由低一级存储器调入高一级存储器，供CPU使用。
但是，虚拟存储器的替换策略主要由软件实现，而Cache的控制与管理全部由硬件实现。
因此Cache效率高并且其存在和操作对程序员和系统程序员透明，而虚拟存储器中，页面管理虽然对用户透明，但对程序员不透明；段管理对用户可透明也可不透明。
Cache的主要作用是解决了存储器速度与CPU速度不匹配的问题，提高了整个计算机系统的性能。
(P79)4．描述摩尔定律的内容，并说明其对于计算机的发展具有怎样的指导意义。
答：摩尔定律（Moore law）源于1965年戈登·摩尔（Gordon Moore，时任英特尔(Intel)公司名誉董事长）的一份关于计算机存储器发展趋势的报告。
根据他对当时掌握的数据资料的整理和分析研究，发现了一个重要的趋势：每一代新芯片大体上包含其前一代产品两倍的容量，新一代芯片的产生是在前一代产生后的18-24个月内。
计算机硬件体系结构
3.2 微型计算机主机结构
1) 计算机指令系统
指令：是指计算机执行特定操作的命令。是程 序设计的最小语言单位。
指令构成：操作码+地址码 指令系统：是指一台计算机所能执行的全部指 令的集合。不同型号的计算机有不同的指令系统。 它反映了计算机的处理能力。
指令
分 类
操作码
操作数
结构
操作码 要完成的操作类型或性质
5.双核心CPU的二级缓存 双核心CPU的二级缓存比较特殊，和以前的单 核心CPU相比，最重要的就是两个内核的缓存所保 存的数据要保持一致。
3.2 微型计算机主机结构
3.2.3 总线 总线：是一组连接各个部件的公共通信线路，是计 算机内部传输指令、数据和各种控制信息的高速通 道，是计算机硬件的一个重要组成部分。 总线按所传输信号不同可分为： 数据总线 地址总线 控制总线。
(1) 掩膜式 ROM(Mask ROM) (2) 可编程 PROM(Programmable ROM) (3) 可擦除 EPROM (Erasable PROM) (4) 电可擦 EEPROM(Electrically EPROM) (5) 快擦写 ROM(Flash ROM)
3.2 微型计算机主机结构
操作数 操作的内容或所在的地址
数据传送指令 数据处理指令 •程序控制指令 输入输出指令 其它指令
内存
CPU
＋ － ×÷ And Or……
If Goto……
主机
I/O设备
对计算机的硬件进行管理等
3.5 计算机指令及执行
2 )指令的执行过程
取指令 分析指令 取操作数 执行 回送结果
通常把CPU从内存 并中取出一条指令 并执行这条指令的 时间总和称为指令 周期。
计算机导论课件-第3章 计算机系统的组成
CPU的主频=外频×倍频系数
3.2 计算机硬件系统
3.2.1 中央处理单元
5. CPU的性能参数
（2）外频：CPU的基准频率，决定着整块主板的运行速度。 （3）倍频系数：是指CUP主频和外频之间的相对比例关系。在相同 的外频下，倍频越高，CPU的频率也越高。 （4）缓存：CPU的重要指标之一，其结构和大小对CPU速度的影响 非常大，CPU缓存的运行频率极高，一般与处理器同频运作，其工 作效率远远大于系统内存和硬盘。
目前计算机的基本体系结构与基本作用机制仍然沿用冯·诺伊曼的最 初构思和设计，我们把这种结构称之为冯·诺伊曼体系结构或普林斯顿体 系结构。
冯·诺伊曼体系结构计算机主要有以下两大特征： 1．计算机要执行的指令和需要处理的数据都采用二进制表示； 2．指令与数据必须存储到计算机内部让其自动执行。
冯·诺伊曼结构计算机系统包括硬件系统和软件系统两部分，简称为 硬件和软件。硬件（HardWare）是组成计算机的各种物理设备，由五 大功能部件组成，即运算器、控制器、存储器、输入设备和输出设备。 软件（SoftWare）是指在硬件系统上运行的各类程序、数据及有关资 料的总称，由系统软件和应用软件组成。
2. 软件的特点 从应用的角度看，硬件和软件在逻辑功能上可以等效，既可以
用硬件实现，也可以用软件实现。
3.3 软件系统
2. 软件的特点 与硬件相比，软件有以下特点。 ➢ 软件容易改变或修改。 ➢ 软件易于复制，生产效率高。 ➢ 软件适宜选择多种方法和算法进行比较。 ➢ 软件适宜用在条件判断和控制转移多的情况，适宜实现复杂算法。 ➢ 软件实现的功能不如硬件实现的运行速度快。 ➢ 软件实现在安全性方面不如硬件，不适宜用在安全性要求高的情况。
3.2 计算机硬件系统
3.2 计算机硬件系统
3.2.1 中央处理单元
5. CPU的性能参数
（2）外频：CPU的基准频率，决定着整块主板的运行速度。 （3）倍频系数：是指CUP主频和外频之间的相对比例关系。在相同 的外频下，倍频越高，CPU的频率也越高。 （4）缓存：CPU的重要指标之一，其结构和大小对CPU速度的影响 非常大，CPU缓存的运行频率极高，一般与处理器同频运作，其工 作效率远远大于系统内存和硬盘。
目前计算机的基本体系结构与基本作用机制仍然沿用冯·诺伊曼的最 初构思和设计，我们把这种结构称之为冯·诺伊曼体系结构或普林斯顿体 系结构。
冯·诺伊曼体系结构计算机主要有以下两大特征： 1．计算机要执行的指令和需要处理的数据都采用二进制表示； 2．指令与数据必须存储到计算机内部让其自动执行。
冯·诺伊曼结构计算机系统包括硬件系统和软件系统两部分，简称为 硬件和软件。硬件（HardWare）是组成计算机的各种物理设备，由五 大功能部件组成，即运算器、控制器、存储器、输入设备和输出设备。 软件（SoftWare）是指在硬件系统上运行的各类程序、数据及有关资 料的总称，由系统软件和应用软件组成。
2. 软件的特点 从应用的角度看，硬件和软件在逻辑功能上可以等效，既可以
用硬件实现，也可以用软件实现。
3.3 软件系统
2. 软件的特点 与硬件相比，软件有以下特点。 ➢ 软件容易改变或修改。 ➢ 软件易于复制，生产效率高。 ➢ 软件适宜选择多种方法和算法进行比较。 ➢ 软件适宜用在条件判断和控制转移多的情况，适宜实现复杂算法。 ➢ 软件实现的功能不如硬件实现的运行速度快。 ➢ 软件实现在安全性方面不如硬件，不适宜用在安全性要求高的情况。
3.2 计算机硬件系统
计算机体系结构精选ppt
• 中央处理器和主存储器构成了计算机主体， 称为主机；相对地又把I/O设备称作外围设备或 外部设备，简称外设。
• 于是，计算机又被看成是由主机和外设两 大部分组成。但无论怎样划分，计算机的5大 部件始终是相对独立的子系统，缺一不可。
3.1.2 计算机硬件的典型结构
• 计算机系统的硬件结构包括各种形式的总线结构和通 道结构，它们是各种大、中、小、微型计算机的典型 结构体系。
第三章 计算机体系结构
• 硬件和软件是学习计算机知识经常遇到的术语。 硬件是指计算机系统中实际设备的总称。它可
以是电子的、电的、磁的、机械的、光的元件
或设备，或由它们组成的计算机部件或整个计 算机硬件系统。
• 计算机系统包括大型机、中小型机以及微机等 多种结构形式，其硬件主要包括: 运算器、控 制器、存储器、输入设备和输出设备等部件。
息的通路叫输入/输出总线(I／O总线)，各种I/O设备通过
I/O接口连接在I/O总线上。
这种结构的优点是控
制线路简单，对I/O
总线的传输速率相对
地可降低一些要求。
缺点是I/O设备与主
存储器之间交换信息
一律要经过CPU，将
耗费CPU大量时间，
降低了CPU的工作效
率。
3．小型机的总线型结构
（3）以存储器为中心的双总线结构
备之间均可以通过系统总线交换信息。
备与主存储器交换信息时，
CPU还可以继续处理默认的不
需要访问主存储器或I/O设备
的工作。缺点是同一时刻只允
许连接到单总线上的某一对设
备之间相互传递信息，限制了
信息传送的吞吐量(或称速率)。
此外，单总线控制逻辑比专用
的存储总线控制逻辑更为复杂，
• 于是，计算机又被看成是由主机和外设两 大部分组成。但无论怎样划分，计算机的5大 部件始终是相对独立的子系统，缺一不可。
3.1.2 计算机硬件的典型结构
• 计算机系统的硬件结构包括各种形式的总线结构和通 道结构，它们是各种大、中、小、微型计算机的典型 结构体系。
第三章 计算机体系结构
• 硬件和软件是学习计算机知识经常遇到的术语。 硬件是指计算机系统中实际设备的总称。它可
以是电子的、电的、磁的、机械的、光的元件
或设备，或由它们组成的计算机部件或整个计 算机硬件系统。
• 计算机系统包括大型机、中小型机以及微机等 多种结构形式，其硬件主要包括: 运算器、控 制器、存储器、输入设备和输出设备等部件。
息的通路叫输入/输出总线(I／O总线)，各种I/O设备通过
I/O接口连接在I/O总线上。
这种结构的优点是控
制线路简单，对I/O
总线的传输速率相对
地可降低一些要求。
缺点是I/O设备与主
存储器之间交换信息
一律要经过CPU，将
耗费CPU大量时间，
降低了CPU的工作效
率。
3．小型机的总线型结构
（3）以存储器为中心的双总线结构
备之间均可以通过系统总线交换信息。
备与主存储器交换信息时，
CPU还可以继续处理默认的不
需要访问主存储器或I/O设备
的工作。缺点是同一时刻只允
许连接到单总线上的某一对设
备之间相互传递信息，限制了
信息传送的吞吐量(或称速率)。
此外，单总线控制逻辑比专用
的存储总线控制逻辑更为复杂，
微机原理第三章：8086微处理器结构
4．8086 和8088 二者的指令系统完全兼容
（1）有24 种寻址方式，具有乘、除法指令等。 （2）取指令和执行指令的操作并行运行，运行速度大大提高。
（3）具有最小模式和最大模式，应用领域宽广，适应性强。
（4）可方便地和数据处理器8087、I/O 处理器8089 或其它处理器 组成多处理机系统，提高数据处理能力和输人输出能力。
代码段寄存器 CS 标 志 寄 存 器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节，直接寻址需要 20位地址码，而所有的内部寄存器都是16位的，用这些寄存器只能寻址 64K字节，为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条 指令在代码段中的偏移地址。 ★ 在程序运行过程中，BIU 可修改 IP 中的内容，使它始终 指向将要执行的下一条指令。 ★ 程序不能直接访问 IP，但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令，则将转移目标地址送人IP中，以实 现程序的转移。
★ 规则字的读／写操作可以一次完成。由于两个存储体上的地址
线 A19～A1 是连在一起的，只要使 A0＝０，BHE＝０，就可 以实现一次在两个存储体中对一个字的读／写操作。 ★ 读写的是从奇地址开始的字（高字节在偶体中，低字节在奇体 中），这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读／写，需要两次访问存储器才能完成。 第一次访问存储器读／写奇地址中的字节；
三、标志寄存器 FR
计算机导论 第三版 黄国兴 陶树平 丁岳伟第3章
（2）只读存储器(Read only Memory，简称ROM) CPU对它们只取不存，其信息用户无法修改。断电时信息不
会丢失。ROM中一般存放计算机系统管理程序。 （3）互补金属氧化物半导体（简称CMOS）
用来存储计算机系统每次开机时所需重要信息。
内存
存储系统的结构
三级存储系统结构图:
C
Cache
输
出
数据流
设
备
控制流
计算机硬件组成
输出设备
主机 外设
外存设备
计算机硬件包括主机和外设
输入设备 网络设备
计算机硬件组成
CPU
主
机
主板
微
机
内存
硬
件
外存储器
外
部
输入设备
设
备
输出设备
网络设备
控制器 运算器
存储器
3.2 系统单元
系统主板
又称母板或底板,它是整个计算机系统的通 信网络。系统单元的每个元器件都是通过系统主 板与系统单元进行通信。主板是整个计算机内部 结构的基础，CPU、内存、各种接口卡和外部设 备都靠主板来协调工作。如果主板性能不好，与 其相连接部件的性能就不能充分发挥出来。
主板是机箱中最大也是最重要的一块电路板，电 脑中的芯片（CPU）、内存、显示卡、声卡等配 件都是通过插槽安装在主板上的。
主板的性能指标
（1）支持CPU的类型与频率范围 （2）对内存的支持 （3）对显示卡的支持 （4）对硬盘与光驱的支持 （5）扩展性能与外围接口 （6）BIOS技术
微处理器
在微机中CPU（中央处理器）被称为 微处理器（MPU）
基本组成：控制单元、算术逻辑单元 (控制器和运算器)
会丢失。ROM中一般存放计算机系统管理程序。 （3）互补金属氧化物半导体（简称CMOS）
用来存储计算机系统每次开机时所需重要信息。
内存
存储系统的结构
三级存储系统结构图:
C
Cache
输
出
数据流
设
备
控制流
计算机硬件组成
输出设备
主机 外设
外存设备
计算机硬件包括主机和外设
输入设备 网络设备
计算机硬件组成
CPU
主
机
主板
微
机
内存
硬
件
外存储器
外
部
输入设备
设
备
输出设备
网络设备
控制器 运算器
存储器
3.2 系统单元
系统主板
又称母板或底板,它是整个计算机系统的通 信网络。系统单元的每个元器件都是通过系统主 板与系统单元进行通信。主板是整个计算机内部 结构的基础，CPU、内存、各种接口卡和外部设 备都靠主板来协调工作。如果主板性能不好，与 其相连接部件的性能就不能充分发挥出来。
主板是机箱中最大也是最重要的一块电路板，电 脑中的芯片（CPU）、内存、显示卡、声卡等配 件都是通过插槽安装在主板上的。
主板的性能指标
（1）支持CPU的类型与频率范围 （2）对内存的支持 （3）对显示卡的支持 （4）对硬盘与光驱的支持 （5）扩展性能与外围接口 （6）BIOS技术
微处理器
在微机中CPU（中央处理器）被称为 微处理器（MPU）
基本组成：控制单元、算术逻辑单元 (控制器和运算器)
cortex-m3第三章
STM32F10x
框 图
多种封装形式
Cortex-M3系列微处理器的主要特点如下：
处理模式和线程模式。 ISR 的低延迟进入和退出。 可中断-可继续的LDM/STM，PUSH/POP。 ARMv6类型BE8/LE支持。 ARMv6 非对齐访问。
STM32的主要优势
1、具业界领先架构的Cortex-M3内核
系统结构图：
互联型产品的系统结构
AHB/APB桥(APB)
两个桥在AHB和APB总线间提供同步连接。 APB1操作速度限于36MHz，APB2操作于全速(最高 72MHz)。 在每一次复位以后，所有除SRAM和FLITF以外的外设都 被关闭，在使用一个外设之前，必须设置寄存器 RCC_AHBENR来打开该外设的时钟。
等待周期体现了系统时钟(SYSCLK)频率与闪存访 问时间的关系：
0等待周期，当 0 < SYSCLK < 24MHz 1等待周期，当 24MHz < SYSCLK ≤ 48MHz 2等待周期，当 48MHz < SYSCLK ≤ 72MHz
半周期配置不能与使用了预分频器的AHB一起使用， 时钟系统应该等于HCLK时钟。该特性只能用在时 钟频率为8MHz或低于8MHz时，可以直接使用的 内部RC振荡器(HSI)，或者是主振荡器(HSE)，但 不能用PLL。
USB开发工具集 USB开发工具集提供了完整的，经过验证的固件包， 使得用户可以顺利地开发各个类的USB固件，其中包 括： 用于普通的设备管理任务的控制传输 中断传输，附带人机界面类(HID)鼠标/游戏杆例 程 批量传输，附带大规模存储(mass storage)例程 同步传输，附带扬声器/麦克风例程
第3章体系结构与指令系统
西南林学院计算机系 贺金平
2.6 ARM寄存器组成
2.6.1ARM寄存器组成概述 2.6.2ARM状态下的寄存器组织 2.6.3Thumb状态下的寄存器组织
西南林学院计算机系 贺金平
2.6.1 ARM寄存器组成概述
ARM处理器总共有37个寄存器，可以分为以下两 类寄存器 ： 1） 31个通用寄存器 ：
3.3 Thumb技术介绍
3.4 ARM处理器工作状态
3.5 ARM处理器工作模式
3.6 ARM寄存器组成
3.7 ARM异常中断
西南林学院计算机系 贺金平
本章的主要内容为：
3.8 ARM组织结构简介
3.9 ARM存储器接口及存储器层次
3.10 ARM协处理器
3.11 ARM片上总线AMBA
3.12 ARM核综述
西南林学院计算机系 贺金平
2.3.1 Thumb的技术概述
Thumb是ARM体系结构的扩展。它有从标准32位 ARM指令集抽出来的36条指令格式，可以重新编成 16位的操作码。这能带来很高的代码密度 ARM7TDMI是第一个支持Thumb的核，支持 Thumb的核仅仅是ARM体系结构的一种发展的扩展， 所以编译器既可以编译Thumb代码，又可以编译 ARM代码 支持Thumb的ARM体系结构的处理器状态可以方 便的切换、运行到Thumb状态，在该状态下指令集 是16位的Thumb指令集 。
西南林学院计算机系 贺金平
ARM体系结构的基本版本
ARM体系结构总结
核 ARM1 ARM2 ARM2aS，ARM3 ARM6，ARM600，ARM610 ARM7，ARM700，ARM710 ARM7TDMI，ARM710T，ARM720T ARM740T Strong ARM，ARM8，ARM810 ARM9TDMI，ARM920T，ARM940T 体系结构 V1 V2 V2a V3 V3 V4T V4 V4T
第3章 32 Bit RISC微处理器 S3C2410A
总线 总线是CPU与存储器和设备通信的机制，是计算机 总线是 与存储器和设备通信的机制， 与存储器和设备通信的机制 各部件之间传送数据、地址和控制信息的公共通道。 各部件之间传送数据、地址和控制信息的公共通道。 一个微处理器系统可能含有多条总线。 一个微处理器系统可能含有多条总线。 高速设备可以连到高速总线上。 高速设备可以连到高速总线上。 低速设备可以连到低速总线上。 低速设备可以连到低速总线上。 总线互联的电路。 桥：总线互联的电路。
补充： MMU是Memory Management Unit的缩写，中文 名是内存管理单元，它是中央处理器（CPU）中 用来管理虚拟存储器、物理存储器的控制线路， 同时也负责虚拟地址映射为物理地址，以及提供 硬件机制的内存访问授权。
MMU的历史 的历史 许多年以前，当人们还在使用DOS或是更古老的操作系统的时候， 或是更古老的操作系统的时候， 许多年以前，当人们还在使用 或是更古老的操作系统的时候 计算机的内存还非常小，一般都是以K为单位进行计算 相应的， 为单位进行计算， 计算机的内存还非常小，一般都是以 为单位进行计算，相应的，当时 的程序规模也不大，所以内存容量虽然小， 的程序规模也不大，所以内存容量虽然小，但还是可以容纳当时的程 但随着图形界面的兴起还用用户需求的不断增大， 序。但随着图形界面的兴起还用用户需求的不断增大，应用程序的规 模也随之膨胀起来，终于一个难题出现在程序员的面前， 模也随之膨胀起来，终于一个难题出现在程序员的面前，那就是应用 程序太大以至于内存容纳不下该程序， 程序太大以至于内存容纳不下该程序，通常解决的办法是把程序分割 成许多称为覆盖块（ 首先运行， 成许多称为覆盖块（overlay）的片段。覆盖块 首先运行，结束时他 ）的片段。覆盖块0首先运行 将调用另一个覆盖块。虽然覆盖块的交换是由OS完成的 完成的， 将调用另一个覆盖块。虽然覆盖块的交换是由 完成的，但是必须先 由程序员把程序先进行分割，这是一个费时费力的工作， 由程序员把程序先进行分割，这是一个费时费力的工作，而且相当枯 人们必须找到更好的办法从根本上解决这个问题。 燥。人们必须找到更好的办法从根本上解决这个问题。 不久人们找到了一个办法，这就是虚拟存储器(virtual memory). 不久人们找到了一个办法，这就是虚拟存储器 虚拟存储器的基本思想是程序，数据， 虚拟存储器的基本思想是程序，数据，堆栈的总的大小可以超过物理 存储器的大小，操作系统把当前使用的部分保留在内存中， 存储器的大小，操作系统把当前使用的部分保留在内存中，而把其他 未被使用的部分保存在磁盘上。比如对一个16MB的程序和一个内存只 未被使用的部分保存在磁盘上。比如对一个 的程序和一个内存只 的机器， 有4MB的机器，操作系统通过选择，可以决定各个时刻将哪 的机器 操作系统通过选择，可以决定各个时刻将哪4M的内容 的内容 保留在内存中，并在需要时在内存和磁盘间交换程序片段， 保留在内存中，并在需要时在内存和磁盘间交换程序片段，这样就可 以把这个16M的程序运行在一个只具有 的程序运行在一个只具有4M内存机器上了。而这个 内存机器上了。 以把这个 的程序运行在一个只具有 内存机器上了 而这个16M 的程序在运行前不必由程序员进行分割。 的程序在运行前不必由程序员进行分割。
第3章-可编程逻辑器件工艺和结构(第1讲)
可编程逻辑器件工艺和结构可编程逻辑器件发展历史--第1阶段上世纪70年代，可编程器件只有简单的可编程只读存储器（PROM ）、紫外线可擦除只读存储器（EPROM ）和电可擦只读存储器（EEPROM ）3种。
由于结构的限制，它们只能完成简单的数字逻辑功能。
可编程逻辑器件发展历史--第2阶段上世纪80年代，出现了可编程阵列逻辑（PAL ）和通用阵列逻辑（GAL ）器件，正式被称为PLD 。
☐典型的PLD 由“与”、“非”阵列组成，用“与或”表达式来实现任意组合逻辑，所以PLD 能以乘积和形式完成大量的逻辑组合。
☐PAL 器件只能实现可编程，在编程以后无法修改；如需要修改，则需要更换新的PAL 器件。
☐GAL 器件不需要进行更换，只要在原器件上再次编程即可。
可编程逻辑器件发展历史--第3阶段上世纪90年代，众多可编程逻辑器件厂商推出了与标准门阵列类似的FPGA 和类似于PAL 结构的扩展性CPLD 。
☐提高了逻辑运算的速度；☐具有体系结构和逻辑单元灵活集成度高以及适用范围宽等特点。
兼容了PLD 和通用门阵列的优点；☐能够实现超大规模的电路，编程方式也很灵活，成为产品原型设计和中小规模（一般小于10000）产品生产的首选。
可编程逻辑器件发展历史--第4阶段本世纪初，将现场可编程门阵列和CPU 相融合，并且集成到一个单个的FPGA 器件中，称为异构架构。
典型的，Xilinx 推出了两种基于FPGA 的嵌入式解决方案：☐内嵌PowerPC 硬核微处理器、ARM Cortex-A9 双核硬核嵌入式处理器。
☐提供了低成本的嵌入式软核处理器，如：MicroBlaze 、Picoblaze 。
可编程逻辑器件发展历史--第5阶段FPGA 朝着数模混合，异构架构的方向发展，真正成为了“万能芯片”。
在人工智能、云计算、物联网方面都有着极其重要的应用。
第3章(1)微机原理与接口技术(第三版)(王忠民)
1. 主频从8086的4.77MHz到80586的166MHz， PentiumⅡⅣ更高，可达3GHz。主频是指芯片所使用 的主时钟频率，它直接影响计算机的运行速度。
第三章 80x86微处理器
第三章 80x86微处理器
2. 数据总线从8086的16位到80586的64位。数据 总线是计算机中组成各部件间进行数据传送时的公共 通道。其位数（宽度）表示CPU的字长，数据总线位数 越多，数据交换的速度越快。
微机原理与接口技术
——第三章 80x86微处理器
西安邮电大学 计算机学院
范琳
第三章 80x86微处理器
1
80x86 微处理器简介
2
8086 微处理器
3
8086 寄存器
4
8086 引脚功能
5
8086 存储器组织
第三章 80x86微处理器
3.1 80x86微处理器简介
80x86微处理器是美国Intel公司生产的系列微处 理器。从8086开始到目前已进入第五代微处理器： 8086（8088）、80286、80386、80486和80586 （Pentium、Pentium ⅡⅣ）。其主要发展特点是：
近的数据可能很快就会被使用。
所以，层次结构的存储器系统，可以将最近访问 过的内容放入Cache，将近期访问过内容所属的整 个块放入Cache。
第三章 80x86微处理器
80x86CPU在发展过程中，存储器的管理机制也 发生了较大变化。
8086/8088CPU：分段实方式 80286CPU：分段实方式、保护方式（可提供虚 拟存储管理和多任务管理机制）。 8038680586CPU：分段实方式、保护方式、虚 拟8086方式（可同时模拟多个8086处理器工作）。
第三章 80x86微处理器
第三章 80x86微处理器
2. 数据总线从8086的16位到80586的64位。数据 总线是计算机中组成各部件间进行数据传送时的公共 通道。其位数（宽度）表示CPU的字长，数据总线位数 越多，数据交换的速度越快。
微机原理与接口技术
——第三章 80x86微处理器
西安邮电大学 计算机学院
范琳
第三章 80x86微处理器
1
80x86 微处理器简介
2
8086 微处理器
3
8086 寄存器
4
8086 引脚功能
5
8086 存储器组织
第三章 80x86微处理器
3.1 80x86微处理器简介
80x86微处理器是美国Intel公司生产的系列微处 理器。从8086开始到目前已进入第五代微处理器： 8086（8088）、80286、80386、80486和80586 （Pentium、Pentium ⅡⅣ）。其主要发展特点是：
近的数据可能很快就会被使用。
所以，层次结构的存储器系统，可以将最近访问 过的内容放入Cache，将近期访问过内容所属的整 个块放入Cache。
第三章 80x86微处理器
80x86CPU在发展过程中，存储器的管理机制也 发生了较大变化。
8086/8088CPU：分段实方式 80286CPU：分段实方式、保护方式（可提供虚 拟存储管理和多任务管理机制）。 8038680586CPU：分段实方式、保护方式、虚 拟8086方式（可同时模拟多个8086处理器工作）。
第3章嵌入式处理器ppt课件
Inst1 Inst2 Inst3 Inst4 Inst5 Inst6 Inst7 Inst8
EXE
Inst1 Inst2 Inst3 Inst4 Inst5 Inst6 Inst7 Inst8 Inst9
ID
Inst1 Inst2 Inst3 Inst4 Inst5 Inst6 Inst7 Inst8 Inst9 Inst10
执行划分为多个顺序功能段（这些功能段可以被CPU中各个独立的电
路部件分别并行执行），充分利用指令流经过的CPU各电路部件的每
个时间段，并行处理多条指令，以最大限度的利用电路的潜能
▲
在日常生 活中， 随处都 可以看 到浪费 粮食的 现象。 也许你 并未意 识到自 己在浪 费，也 许你认 为浪费 这一点 点算不 了什么
嵌入式处理器芯片内部架构
处理器核
高速总线
片上
或片
外存
储器
显示
设备
低速总线
▲
在日常生 活中， 随处都 可以看 到浪费 粮食的 现象。 也许你 并未意 识到自 己在浪 费，也 许你认 为浪费 这一点 点算不 了什么
3.1.3 附属电路和I/O模块
➢ 附属电路
➢ I/O模块
处理器芯片与外部设备之间的交互和通信，通过芯
▲
在日常生 活中， 随处都 可以看 到浪费 粮食的 现象。 也许你 并未意 识到自 己在浪 费，也 许你认 为浪费 这一点 点算不 了什么
▲
在日常生 活中， 随处都 可以看 到浪费 粮食的 现象。 也许你 并未意 识到自 己在浪 费，也 许你认 为浪费 这一点 点算不 了什么
3.1.4 调试接口
CISC
CISC指复杂指令集计算机，它的目的是要用最少的
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
指令集设计示例
假设某机器的字长是8位，支持常见的简单指令：指令是双 地址指令，源操作数采用2种寻址方式—寄存器寻址(R0~R1)和 立即寻址；目标操作数可采用2种寻址方式－寄存器寻址和存 储器直接。请为下述九条机器指令设计可行的代码方案。 若采用定长编码（8bit）方案，可定义指令格式如下：
7
6
操 作 码
• 如可能产生跳转，则需要显示给出存储地址
18/86
操作码字段
常见指令字段分配
操作码位段分配
扩展操作码
操作数字段
二元操作(binary operation)是一种基本操作 类型，这样的指令通常包含三个操作数地址：两个 源操作数和一个目的(结果)操作数。为了缩短指令 长度，可以采用以下方法：
（1）只有一个地址指定给存储器中的操作数 ，而其余地址都指定给寄存器，可以在指令格式中 明确地指定其寄存器号。 机器指令结构：M-M、M-R、R-R （2）把一个、两个或三个操作数的地址在指 令格式中变成隐含的地址。隐含的地址可以指给 专用寄存器，而这些寄存器的名字隐含在指令格式 的操作码中。机器指令结构：零地址、单地址、双地址
跳转表
位移量寻址方式
displacement addressing mode
通常用于数组、矩阵 类向量数据的存取：立即 数值指定数组首址，寄存 器指定组内偏移。
指数寻址方式
indexed addressing mode
通常用于数组、矩 阵类向量数据的存取： 寄存器1值指定数组首 址，寄存器2指定组内 偏移；
=0000表示ADD =0001表示SUB =0010表示MOV =0011表示IN =0100表示OUT =0101表示RR ……
5
4
3
2
目标寄存 器编号
1
0
源寄存器 编号
源操作数寻址方式：0—立即寻址 1—寄存器寻址 目的操作数寻址方式：0—直接寻址 1—寄存器寻址
机器指令集
机器指令符号表示法
存储器寻址（存储器映像编址）或端口寻址（独立编址）
立即数寻址 immediate addressing mode
寄存器直接寻址方式
register direct addressing mode
指令的地址字段给出寄存 器号（名），而被指定的寄存 器的内容就是操作数。
存储器直接寻址
memory direct addressing mode
比例尺寻址方式
scaled addressing mode
用字节表示的操 作数的长度
位移量寻址+指数寻址 +自增/自减寻址
Start+(Rs)
PC相对寻址方式
主要用在转移和跳转指令，指定汇编语言程序码的
内部位置作为目的地址偏移量操作数。
指令：JUMP [abe]
当前指令取出 后的PC值 出现在指令中
一个指令周期中的多个工作周期
CPU中的多级时序
控制器的设计
控制器根据指令译码结果和当前 状态决定在什么时间、根据什么 条件、发出什么命令、做什么操作： 1)生成时序控制信号。 2)生成指令执行所需的控制信号。 3)响应各种中断或异常事件请求。
现代控制器设计趋势:
1)采用非集中控制模式，I/O和M拥有各自的控制器，从而变 为自主的功能部件。I/O和M采用异步控制。 2)按照微控制命令的形成方式，控制器可分为随机逻辑和微
CPU最基本的功能
CPU的作用是协调和控 制计算机的各个部件并 执行程序中的指令序列 ，因此应具有以下基本 功能：
¡ Ö È ¸ Á î £ ¬ PCÖ µ ¼ Ó 1 Y
£ » Í ú ? N ë Â Ò ë ² ¢ Ö ´ Ð
á Ê ½ ø
2016-11-19
① 取指令：当程序已在存储器中时，首先根据程序入口地 址取出一条程序，为此要发出指令地址及控制信号。 ② 分析指令：即指令译码，是指对当前取得的指令进行分 析，指出它要求什么操作，并产生相应的操作控制命令。 ③ 执行指令：根据分析指令时产生的“操作命令”形成相 应的操作控制信号序列，通过运算器、存储器及输入/输出 设备的执行，实现每条指令的功能，其中包括对运算结果的 处理以及下条指令地址的形成。
2016-11-19 20/86
寻址方式
操作数实际存放位置：
CPU 运算器 控 制 器 DB AB CB 存储器 00000H ~ FFFFFH I/O接口 0000H ~ FFFFH
寄存器
I/O外设
寻址方式：
1．在指令码中指定操作数：立即数寻址 2．在寄存器中指定操作数：寄存器（直接）寻址 3．在存储器中指定操作数：存储器直接寻址、存储器间接寻址 4．在汇编程序中指定操作数： 相对寻址 5．操作数在I/O接口中：
程序两种基本类型。
随机逻辑CPU的体系结构
随机逻辑(硬连逻辑)体系结构用布尔逻辑函数来表示控制 单元的输入和输出之间的关系。
指令预处理 时序部件
随机逻辑CPU的特点
优点：
可通过简化指令减少所使用的门电路总数从而 减少制造费用。
缺点：
1）指令集结构与硬件逻辑方程之间存在着密切联 系，设计过程复杂。 2）重用性差，设计成果很少能再利用到以后的新 CPU设计中。
处理器的5个主要功能：
① 指令控制：控制指令按程序逻辑顺序执行。 ② 操作控制：按照指令执行过程及指令约定功能的需求 产生各种操作控制信号。 ③ 时序控制：能够在适当的时间(时刻)使相应操作控制 信号有效，并保持所需的时长。 ④ 数据加工：对数据进行算术和逻辑运算处理。 ⑤ 中断处理：程序执行过程中应能够及时处理出现的I/O 操作请求及异常情况。
第三章 微处理器体系结构及关键技术
3.1 微处理器体系结构及功能模块简介
1. 处理器的主要功能 2. 处理器的基本结构 3. 一个简化的处理器模型结构示例
3.2 处理器设计
1. 指令系统 2. 数据通路 3. 控制流程 4. 时序部件 5. 控制逻辑
数据类型、指令功能、指令格式、寻址方式 ALU、Reg、总线； 宽度、周期
哈佛结构
CPU与内存储器的接口
1.对外形成三总线形式； 2.寄存器MAR和MDR简化了CPU与主存之间的传送通路，使其容 易控制; 3.寄存器MAR和MDR对用户透明,即不能编程访问；
微处理器的总体结构
一．数据通道
1.组成：ALU+寄存器+内部总线。 2.功能：基本的二进制算术、逻辑及移位运算；根据运算结果设
程序、指令、微操作
时钟周期、工作周期、指令周期
随机逻辑、微程序(微码)
3.3 指令流水线技术 特点、操作、局限、设计 3.4 典型微处理体系结构简介 ARM、x86 3.5 先进的微处理器技术
2016/11/19
几个概念
1. 中央处理单元 2. 微处理器
Micro Processing Unit, MPU
4/86
微处理器的基本结构
5大部件 存储程序 串行单顺序
冯· 诺依曼机：
CPU的RTL描述： 数据通路
数据通路 控制器
数据通路:ALU＋Reg+内部总线
ALU：运算 Reg组：暂存
内总线：传输
简单的单总线 (ALU总线) 复杂的多级总 线(片上总线)
控制器
输入
输出
简化的处理器模型
操作： PC ←[abe] = (PC)updated +immSign_ext
基本的数据通路结构
ALU的实现：
(1)由基本门电路实
现全加器；
(2)由n位全加器构 成n位加法器；
(3)以加法器为核，
通过扩展输入选 择逻辑实现其它
基本算术和逻辑
运算。
ALU功能描述示例
算术逻辑运算功能
数据通路中数据流的定义
3. 控制类：用于改变正常的程序执行流程，完成程序的跳转
，主要包括转移指令和过程指令。
机器指令要素
操作码：需要完成的操作； 源操作数 ：操作所需的输入； 结果操作数 ：操作产生的结果；
下一条指令 ：告诉CPU到哪里取下一条指令。
2016-11-19
指令格式
在计算机内部，指令由一个位串来表示。相应于指令的各要 素，这些位串划分成几个字段：
控制器、运算器、寄存器
Central Processing Unit, CPU
单 片 芯 片
3. 微控制单元
Micro Control Unit, MCU
4. 单片机
5. 计算机
2016-11-19
CPU、少量存储器及I/O接口 CPU+存储器+总线/接口+外设
2/86
微处理器的主要功能
计算机系统设计师认为：处理器是指一种能够经过多个步 骤执行计算任务的数字设备。 从本质上讲，处理器的作用是协调和控制计算机的各个部 件，并执行程序的指令序列。
格和速度等因素。
指令类型
指令按功能可分成以下三种基本类型： 1. 数据传输：将数据从一个地方（源地址）复制到另一个
地方（目的地址），传输结束后源地址中的内容不变。
数据传送范围： R->R、R->M、M->R或M->M 数据传送宽度：一般为固定值（如8、16或32bit），其 它宽度的数据传送一般可通过软件移位 和合并操作来实现。 2. 数据运算：包括算术运算（加、减、乘、除等）和逻辑 运算（与、或、非、异或等）。 该类指令需要明确操作数的类型和长度。
寄存器直接寻址
指令的地址字段直接 给定一个立即数作为存储 单元的地址。
存储器间接寻址
memory indirect addressing mode
(1)
(2)
寄存器间接寻址方式
存储器间接寻址方式
(3)