微处理器及其体系结构优秀课件
合集下载
84第二章 微处理器与系统结构PPT课件
物理地址：存储器的绝对地址（20位的实际地址）， 范围从00000H～FFFFFH , 是由CPU访问存储器时由地址总线发出的地址。
存储器管理：将程序中逻辑地址转移为物理地址的机构。
第12页
2020/10/30
补充：
微机原理与接口技术
物理地址的形成
15
0 210
段基址
0000
15
0
偏移地址
基址加法器
第9页
2020/10/30
补充：
20位物理地址形成
微机原理与接口技术
物理地址： 在1M字节存储器里，每个存储单元都有一个唯一的20位地 址作为该存储单元的物理地址。
CPU访问存储器时，必须先确定所要访问的存储单元的物 理地址才能取出（或存入）该单元中的内容。
20位物理地址形成：由16位段地址和16位偏移地址组成。
15
+
0
16位段地址
0000
15
0
16位偏移地址
19
0
20位物理地址
第11页
2020/10/30
补充：
逻辑地址与物理地址
微机原理与接口技术
逻辑地址与物理地址概念
逻辑地址与物理地址概念如下页图所示。
逻辑地址：由段基址和段内偏移地址组成的地址， 段基址和段内偏移地址都是16位的无符号二进制数，
在程序设计时使用。
19
0
物理地址
逻辑地址与物理地址
段基址
2000H
20000H
逻
辑
段内偏移地址
......
地
5F62H
址
25F60H
25F61H
25F62H
25F63H
第2章 微处理器及其体系结构PPT课件
说明：对8086/8088来说，EU完全一样
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
17
执行部件(Execution Unit—EU)
EU主要完成两种类型的操作： ①算术运算和逻辑运算(由算术逻辑单元ALU完成)； ②按指令的寻址方式计算出16位的偏移地址，并将它 送到BIU(总线接口部件)中，形成20位的实际地址。
8086CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
9
CPU 图片
广西大学 机械工程学 院
现代CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
10
CPU图片
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
11
12
一、8086/8088CPU的编程结构
1、8086/8088CPU的内部结构 2、8086/8088CPU的寄存器结构
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
13
1、8086/8088CPU的内部结构
8086/8088CPU内部结构基本相同,有20条外部 地址总线，可以寻址1M内存空间；
8086CPU的内部和外部数据总线均是16位，是 典型的16位微处理器；
8088CPU内部数据总线是16位，外部数据总线 是8位，所以被称为准16位微处理器。
8088CPU指令队列是4个字节，8086是6个字节。
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
17
执行部件(Execution Unit—EU)
EU主要完成两种类型的操作： ①算术运算和逻辑运算(由算术逻辑单元ALU完成)； ②按指令的寻址方式计算出16位的偏移地址，并将它 送到BIU(总线接口部件)中，形成20位的实际地址。
8086CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
9
CPU 图片
广西大学 机械工程学 院
现代CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
10
CPU图片
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
11
12
一、8086/8088CPU的编程结构
1、8086/8088CPU的内部结构 2、8086/8088CPU的寄存器结构
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
13
1、8086/8088CPU的内部结构
8086/8088CPU内部结构基本相同,有20条外部 地址总线，可以寻址1M内存空间；
8086CPU的内部和外部数据总线均是16位，是 典型的16位微处理器；
8088CPU内部数据总线是16位，外部数据总线 是8位，所以被称为准16位微处理器。
8088CPU指令队列是4个字节，8086是6个字节。
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
《微处理器 》课件
按寻址方式分类
根据指令的寻址方式，可以将指令集分为立即寻址 、寄存器寻址、内存寻址和位寻址等。
按长度分类
根据指令的长度，可以将指令集分为单字节 指令、双字节指令、三字节指令和四字节指 令等。
指令集实现方式
硬编码实现
通过硬件电路实现指令集中的所有指令，这种方 式速度快但灵活性差。
微编程实现
通过微程序控制单元实现指令集中的所有指令， 这种方式灵活性好但速度较慢。
《微处理器》PPT课件
目 录
• 微处理器简介 • 微处理器的体系结构 • 微处理器的指令集 • 微处理器的编程模型 • 微处理器的性能优化 • 微处理器的发展趋势
01
微处理器简介
微处理器的定义
微处理器是一种集成电路芯片， 它包含了计算机的中央处理器（
CPU）的主要功能。
微处理器是计算机系统的核心部 件，负责执行指令和处理数据。
并行计算技术
总结词
并行计算技术是利用多个处理器同时 执行多个任务，以提高整体计算性能 。
详细描述
并行计算技术通过将一个任务分解成 多个子任务，并分配给多个处理器同 时执行，大大加快了计算速度。这种 技术广泛应用于高性能计算、云计算 和大数据等领域。
低功耗技术
总结词
随着移动设备和便携式设备的普及，低功耗技术已成为微处理器发展的另一个重要趋势 。
微处理器的应用领域
01
02
03
04
计算机领域
个人电脑、服务器、超级计算 机等都离不开微处理器的支持
。
通信领域
手机、路由器、交换机等通信 设备中都有微处理器的身影。
工业控制领域
自动化生产线、机器人、智能 家居等都需要微处理器进行控
第一章 微处理器系统结构概述PPT课件
物联网——物物相连的互联网
物联网技术
SoC介绍 单一芯片上实现信号 采集、转换、存储、处 理和I/O等功能，从而实 现一个系统的功能
优点 低功耗、体积小、 高速度、省成本
特点 实现复杂系统功能的软硬件统一的超大规模集成电路 设计中大量复用第三方IP核 超深亚微米/纳米级工艺技术支撑
片上系统,意指它是一个产品，是一个有专用目标的集 成电路，其中包含完整系统并有嵌入软件的全部内容。 同时它又是一种技术，用以实现从确定系统功能开始， 到软/硬件划分，并完成设计的整个过程。
带制冷机的微电脑
2018 10nm Skymont 2016 14nm Skylake
2015 14nm Rockwell 2014 22nm Haswell 2012 32nm Westmere→Sandy Bridge
Intel 2012~2018 六年计划
对中国PC发展颇有影响的三台微计算机
Zephyr BioModule 健身服
Tacit Project手套
指套探测器
可穿戴计算机核心技术
System on Chip体系结构设计技术 微小计算机多端口、高性能I/O 设计技术 无线自组网络技术 移 动数据库技术 人机交互技术 基于蓝牙的无线连接技术
物联网：从“智能微尘”到“智慧地球” http://
后PC时代的网路通讯的两大特色为「无限」与「无 线」。「无限」指得是上网的工具与应用将无所限制， 「无线」代表的是人们将慢慢远离有线传输。
可穿戴设备
iWatch
Google Glass
索尼头戴式个人3D影院
可穿戴设备
“No Place Like Home” 卫星导航鞋
Epidermal electronics
第3章 微处理器体系结构及关键技术PPT课件
对比 UEST
C 区别：前者在CPU内部操作，后者需要发出存储器地址和存储器读信号
UEST 寄存器间接寻址方式
C
操作数 地址
将存储器地址指定在寄存 器中，即让寄存器内容指向 一个可访问到操作数的存储 器单元。
相当于C语言中的普通变量，变量地 址在寄存器中给出: register int addr = 0x30000000; int a = * addr;
UCEST3.3.3指令类型
指令按功能可分成以下三种基本类型：
1. 数据传输：将数据从一个地方（源地址）复制到另一个 地方（目的
地址），传输结束后源地址中的内容不变。
数据传送范围： R->R、R->M、M->R或M->M I/O
数据传送宽度：一般为固定值（如8、16或32bit），其它宽度的数据 传送一般可通过软件移位和合并操作来实现。
8.
int minute;
9.
int second;
10. } dateTime;
11. strcut dateTime dt;
UEST
C
变址寻址方式（索引寻址方式）
相当于C语言中的一维字符数组, Rs 存放数组首地址，Rx存放数组下标
UEST
比例尺寻址方式
C
(d = imm)
用字节表示的操 作数的长度
操作： PC ←[abe] = (PC)updated +（imm）sign_ext
表示当前指令取出 后的PC值
UCES指T 令集设计示例
假设某机器的字长是8位，支持常见的简单指令： 指令是双地址指令，源操作数采用2种寻址方式—寄 存器寻址(R0~R3)和立即寻址；目标操作数可采用2种 寻址方式－寄存器寻址和存储器直接。请为下述九条 机器指令设计可行的代码方案。
《微处理器内部结构》课件
控制单元
深入了解控制单元的工作原理和指令执行过程。
算术逻辑单元
探索算术逻辑单元的工作原理、算数逻辑运算 和位运算。
微处理器内部结构
1 寄存器
了解通用寄存器、特殊寄存器和标志寄存器 在微处理器中的作用。
2 存储单元
探索内存、高速缓存和存储器层次结构在微 处理器内部的作用。
3 总线结构
了解数据总线、地址总线和控制总线在微处 理器内部的连接和传输功能。
《微处理器内部结构》 PPT课件
本课件详细介绍微处理器内部结构，包括基本组成结构、控制单元、算术逻 辑单元、寄存器、存储单元、总线结构、外设接口以及微处理器的发展等内 容。
微处理器内部结构
简介
了解微处理器的定义和应用领域。
基本组成结构
探索微处理器的基本组成部分，如控制单元、 算术逻辑单元、寄存器和存储单元。
微处理器是现代计算机的核心组 件，负责执行各种指令和运算任 务。
微处理器应用领域
微处理器广泛应用于个人电脑、 移动设备、嵌入式系统等各个领 域。
微处理器的演进
随着技术的进步，微处理器从8 位到32位，逐步增加性能和功能。
4 外设接口
深入了解微处理器与I/O接口、DMA控制器和 中断控制器之间的通信和控制。
微处理器内部结构
1
微处理器的发展
回顾8位、16位、32位微处理器的发展历程。
2
多核微处理器探索多核微处理器及其在计算来自性能提升方面的优势。3
结语
展望微处理器的发展前景和广泛应用前景。
微处理器内部结构
微处理器定义
《微处理器》课件
微处理器的新技术与应用
神经网络处理器
针对人工智能和机器学习应用，神经网络处理器能够加速深度学 习算法的运算。
嵌入式系统
微处理器在嵌入式系统中的应用将更加广泛，如智能家居、工业自 动化等领域。
物联网设备
随着物联网的发展，微处理器将应用于更多类型的物联网设备中， 实现设备间的互联互通。
微处理器的未来挑战与机遇
处理器体系结构
处理器核
01
处理器体系结构中的处理器核是微处理器的核心部分，负责执
行指令和处理数据。
核外设备
02
核外设备包括寄存器、高速缓存、总线接口等，用于扩展处理
器核的功能和性能。
处理器优化
03
为了提高微处理器的性能，需要对处理器进行优化，如采用流
水线技术、并行处理技术等。
03
微处理器的指令系统
《微处理器》课件
CONTENTS
• 微处理器概述 • 微处理器的体系结构 • 微处理器的指令系统 • 微处理器的编程模型 • 微处理器的应用开发 • 微处理器的未来发展
01
微处理器概述
微处理器的定义
总结词
微处理器的核心作用
详细描述
微处理器是计算机系统的核心部件，它能够执行程序指令，控制计算机的各个 部分协调工作。
技术创新
随着半导体工艺的物理极限临近，微处理器 设计将面临技术上的挑战，需要寻求新的技 术创新。
安全问题
随着微处理器广泛应用于各个领域，安全问题变得 越来越重要，需要加强安全设计和防护措施。
新市场机遇
随着技术的发展，微处理器将有更多新的应 用领域和市场机遇，如自动驾驶、虚拟现实 等。
谢谢您的聆听
THANKS
开发环境
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
21
总线接口单元BIU
功能： 从内存中取指令送入指令预取队列 负责与内存或输入/输出接口之间的数 据传送
在执行转移程序时，BIU使指令预取队列 复位，从指定的新地址取指令，并立即 传给执行单元执行。
22
8088的内部寄存器
含14个16位寄存器，按功能可分为三类 8个通用寄存器 4个段寄存器 2个控制寄存器
口。高：I/O接口，低：内存 DEN：三态，输出。低电平时，表示DB上的数据有效； RESET：输入，为高时，CPU执行复位； ALE： 三态，输出。高：AB地址有效； DT/ R：三态，输出。数据传送方向，高：CPU输出，
低：CPU输入
14
[例]：
当WR=1，RD=0，IO/M=0时，表示 CPU当前正在进行读存储器操作。
新型CPU将一条指令划分成更多的阶段，以便可以同 时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级流水线)
8
结论
指令预取队列的存在使EU和BIU两个部 分可同时进行工作，从而带来了以下两 个好处： 提高了CPU的效率 降低了对存储器存取速度的要求
9
8088/8086 CPU的特点
微处理器及其体系结构优秀课件
1
第2章
8086/8088微处理器及其体系结构
2
§2.1 8088微处理器
主要内容：
8088CPU外部引线及功能； 8088CPU的内部结构和特点； 各内部寄存器的功能； 8088的工作时序。
3
一、概述
8088、8086基本类似 16位CPU、AB宽度20位
5
串行工作方式：
8088以前的CPU采用串行工作方式：
CPU
取指令 1
执行 存结果
1
1
取指令 2
取操 作数2
执行 2
BUS 忙碌
忙碌 忙碌 忙碌
1） CPU访问存储器(存取数据或指令)时要等待总线操作的完成 2） CPU执行指令时总线处于空闲状态 缺点：CPU无法全速运行 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到
NMI：输入，非屏蔽中断请求输入端。 低高，有NMI中断请求
INTA：输出，对INTR信号的响应。
17
总线保持信号
HOLD：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时， 通过该引脚向CPU发出请求。
HLDA：输出，对HOLD信号的响应。为高 电平时，表示CPU已放弃总线控制 权，所有三态信号线均变为高阻状 态。
差别： 指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根
8088为准16位CPU，内部DB为16位，但外部仅 为8位，16位数据要分两次传送
本课程主要介绍8088（IBM PC采用）
4
指令预取队列(IPQ)
指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
6
并行工作方式：
8088CPU采用并行工作方式
EU 执行1
执行2
执行3
BIU 取指令2 取操作数 存结果 取指令3 取操作数 取指令4
BUS 忙碌 忙碌 忙碌 忙碌 忙碌 忙碌
7
8088的流水线操作
8088 CPU包括两大部分：EU和BIU BIU不断地从存储器取指令送入IPQ，EU不断地从 IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（类似于 工厂流水线的传送带）
AD7～AD0：三态，地址/数据复用线。ALE有效时为地 址的低8位。地址信号有效时为输出，传送 数据信号时为双向。
A19～A16：三态，输出。高4位地址信号，与状态信号 S6-S3分时复用。
A15～A8 ：三态，输出。输出8位地址信号。
13
主要的控制和状态信号
WR： 三态，输出。写命令信号； RD： 三态，输出。读命令信号； IO/M：三态，输出。指出当前访问的是存储器还是I/O接
10
8088CPU的两种工作模式
8088可工作于两种模式： 最小模式和最大模式
最小模式为单处理机模式，控制信号 较少，一般可不必外接总线控制器。
最大模式为多处理机模式，控制信号 较多，CPU必须通过总线控制器与总 线相连。
11
二、8088 CPU的引线及功能
引脚定义的方法可大致分为：：
每个引脚只传送一种信息（RD等）； 引脚电平的高低不同的信号（IO/M等）； CPU工作于不同方式有不同的名称和定义
采用并行流水线工作方式 对内存空间实行分段管理：
➢ 每段大小为16B～64KB ➢ 用段地址和段内偏移实现对1MB空间的寻址 ➢ 设置地址段寄存器指示段的首地址
支持多处理器系统； 片内无浮点运算部件，浮点运算由数学协处理
器8087支持（或用软件模拟）
注：80486DX以后的CPU已将数学协处理 器作为标准部件集成到CPU内部
23
通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
24
数据寄存器
8088含4个16位数据寄存器，它们又可 分为8个8位寄存器，即：
（WR/LOCK 等）； 分时复用引脚（AD7 ～ AD0ቤተ መጻሕፍቲ ባይዱ等） ； 引脚的输入和输出分别传送不同的信息
（RQ/GT等）。
12
主要引线（最小模式下）
➢ 8088是工作在最小还是最大模式由MN/MX端状态 决定：MN/MX=0时工作于最大模式，反之工作于 最小模式。
数据信号线(DB)与地址信号线(AB)：
18
三、8088CPU的内部结构
8088内部由两部分组成： 执行单元（EU） 总线接口单元（BIU）
19
执行单元EU
功能: 执行指令
从指令队列中取指令代码 译码
在ALU中完成数据的运算
运算结果
的特征保存在标志寄存器FLAGS中。
20
执行单元包括
算术逻辑单元（运算器） 8个通用寄存器 1个标志寄存器 EU部分控制电路
15
READY信号(输入)：
用于协调CPU与存储器、I/O接口之间的速度差异 READY信号由存储器或I/O接口发出。
Twait
T1
T2
T3
T4
READY=0时，CPU就在T3后插入TW周期，插入的 TW个数取决于READY何时变为高电平。
16
中断请求和响应信号
INTR：输入，可屏蔽中断请求输入端。 高：有INTR中断请求
总线接口单元BIU
功能： 从内存中取指令送入指令预取队列 负责与内存或输入/输出接口之间的数 据传送
在执行转移程序时，BIU使指令预取队列 复位，从指定的新地址取指令，并立即 传给执行单元执行。
22
8088的内部寄存器
含14个16位寄存器，按功能可分为三类 8个通用寄存器 4个段寄存器 2个控制寄存器
口。高：I/O接口，低：内存 DEN：三态，输出。低电平时，表示DB上的数据有效； RESET：输入，为高时，CPU执行复位； ALE： 三态，输出。高：AB地址有效； DT/ R：三态，输出。数据传送方向，高：CPU输出，
低：CPU输入
14
[例]：
当WR=1，RD=0，IO/M=0时，表示 CPU当前正在进行读存储器操作。
新型CPU将一条指令划分成更多的阶段，以便可以同 时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级流水线)
8
结论
指令预取队列的存在使EU和BIU两个部 分可同时进行工作，从而带来了以下两 个好处： 提高了CPU的效率 降低了对存储器存取速度的要求
9
8088/8086 CPU的特点
微处理器及其体系结构优秀课件
1
第2章
8086/8088微处理器及其体系结构
2
§2.1 8088微处理器
主要内容：
8088CPU外部引线及功能； 8088CPU的内部结构和特点； 各内部寄存器的功能； 8088的工作时序。
3
一、概述
8088、8086基本类似 16位CPU、AB宽度20位
5
串行工作方式：
8088以前的CPU采用串行工作方式：
CPU
取指令 1
执行 存结果
1
1
取指令 2
取操 作数2
执行 2
BUS 忙碌
忙碌 忙碌 忙碌
1） CPU访问存储器(存取数据或指令)时要等待总线操作的完成 2） CPU执行指令时总线处于空闲状态 缺点：CPU无法全速运行 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到
NMI：输入，非屏蔽中断请求输入端。 低高，有NMI中断请求
INTA：输出，对INTR信号的响应。
17
总线保持信号
HOLD：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时， 通过该引脚向CPU发出请求。
HLDA：输出，对HOLD信号的响应。为高 电平时，表示CPU已放弃总线控制 权，所有三态信号线均变为高阻状 态。
差别： 指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根
8088为准16位CPU，内部DB为16位，但外部仅 为8位，16位数据要分两次传送
本课程主要介绍8088（IBM PC采用）
4
指令预取队列(IPQ)
指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
6
并行工作方式：
8088CPU采用并行工作方式
EU 执行1
执行2
执行3
BIU 取指令2 取操作数 存结果 取指令3 取操作数 取指令4
BUS 忙碌 忙碌 忙碌 忙碌 忙碌 忙碌
7
8088的流水线操作
8088 CPU包括两大部分：EU和BIU BIU不断地从存储器取指令送入IPQ，EU不断地从 IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（类似于 工厂流水线的传送带）
AD7～AD0：三态，地址/数据复用线。ALE有效时为地 址的低8位。地址信号有效时为输出，传送 数据信号时为双向。
A19～A16：三态，输出。高4位地址信号，与状态信号 S6-S3分时复用。
A15～A8 ：三态，输出。输出8位地址信号。
13
主要的控制和状态信号
WR： 三态，输出。写命令信号； RD： 三态，输出。读命令信号； IO/M：三态，输出。指出当前访问的是存储器还是I/O接
10
8088CPU的两种工作模式
8088可工作于两种模式： 最小模式和最大模式
最小模式为单处理机模式，控制信号 较少，一般可不必外接总线控制器。
最大模式为多处理机模式，控制信号 较多，CPU必须通过总线控制器与总 线相连。
11
二、8088 CPU的引线及功能
引脚定义的方法可大致分为：：
每个引脚只传送一种信息（RD等）； 引脚电平的高低不同的信号（IO/M等）； CPU工作于不同方式有不同的名称和定义
采用并行流水线工作方式 对内存空间实行分段管理：
➢ 每段大小为16B～64KB ➢ 用段地址和段内偏移实现对1MB空间的寻址 ➢ 设置地址段寄存器指示段的首地址
支持多处理器系统； 片内无浮点运算部件，浮点运算由数学协处理
器8087支持（或用软件模拟）
注：80486DX以后的CPU已将数学协处理 器作为标准部件集成到CPU内部
23
通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
24
数据寄存器
8088含4个16位数据寄存器，它们又可 分为8个8位寄存器，即：
（WR/LOCK 等）； 分时复用引脚（AD7 ～ AD0ቤተ መጻሕፍቲ ባይዱ等） ； 引脚的输入和输出分别传送不同的信息
（RQ/GT等）。
12
主要引线（最小模式下）
➢ 8088是工作在最小还是最大模式由MN/MX端状态 决定：MN/MX=0时工作于最大模式，反之工作于 最小模式。
数据信号线(DB)与地址信号线(AB)：
18
三、8088CPU的内部结构
8088内部由两部分组成： 执行单元（EU） 总线接口单元（BIU）
19
执行单元EU
功能: 执行指令
从指令队列中取指令代码 译码
在ALU中完成数据的运算
运算结果
的特征保存在标志寄存器FLAGS中。
20
执行单元包括
算术逻辑单元（运算器） 8个通用寄存器 1个标志寄存器 EU部分控制电路
15
READY信号(输入)：
用于协调CPU与存储器、I/O接口之间的速度差异 READY信号由存储器或I/O接口发出。
Twait
T1
T2
T3
T4
READY=0时，CPU就在T3后插入TW周期，插入的 TW个数取决于READY何时变为高电平。
16
中断请求和响应信号
INTR：输入，可屏蔽中断请求输入端。 高：有INTR中断请求