微机原理与接口技术-处理器总线时序和系统总线

➢ NMI（输入） ➢ INTR（输入） ➢ INTA （输出） ➢ HOLD （输入） ➢ HLDA （输出） ➢ CLK（输入） ➢ RESET（输入） ➢ TEST（输入） ➢ MN/MX （输入） ➢ GND和Vcc电源引脚
第五章 处理器总 线时序和系统总线
第五章 处理器总 线时序和系统总线
第五章 处理器总 线时序和系统总线
➢ 在T3周期开始的时钟下降沿上，8086采样READY线。如 果READY信号有效（高电平），则在T3状态结束后进入T4 状态，在T4状态开始的时钟下降沿，把数据总线上的数据读 入CPU或写到地址选中的单元。在T4状态中结束总线周期 。如果访问的是慢速存储器或是外设接口，则应该在T1状态 输出的地址，经过译码选中某个单元或设备后，立即驱动 READY信号到低电平。8086在T3状态采样到READY信号 无效，就会插入等待周期Tw，在Tw状态CPU继续采样 READY信号；直至其变为有效后再进入T4状态，完成数据 传送，结束总线周期。
➢ T4状态，8086完成数据传送，状态信号 ～ 变为无操作的 过渡状态。在此期间，8086结束总线周期，恢复各信号线的 初态，准备执行下一个总线周期。
第五章 处理器总 线时序和系统总线
（1）存储器读周期和存储器写周期
图5-6 最大组态时存储器读周期时序
第五章 处理器总 线时序和系统总线
图5-7 最大组态时存储器写周期时序
（3）中断响应
第五章 处理器总 线时序和系统总线
图5-3 一个基本的指令周期时序图
第五章 处理器总 线时序和系统总线
图5-4 存储器读周期时序
第五章 处理器总 线时序和系统总线
图5-5 具有Tw状态的存储器读周期
第五章 处理器总 线时序和系统总线
2．8086的典型时序 下面所介绍的时序是以8086工作在最大组态为基础的。 ➢ 在最大组态下，8086的基本总线周期由4个T状态组成。
➢ T2状态，8086开始执行数据传送操作。此时，8086内部 的多路开关进行切换，将地址/数据线AD0～AD15上的地址 撤消，切换为数据总线，为读写数据作准备。8288发出数据 总线允许信号和数据发送/接收控制信号DT/ 允许数据收发器 工作，使数据总线与8086的数据线接通，并控制数据传送的 方向。同样，把地址/状态线A16/S3～A19/S6切换成与总线 周期有关的状态信息，指示若干与周期有关的情况。
在每一个中断响应周期，CPU都输出中断响应信号 。在第 一个中断响应周期，CPU使ADl5～AD0浮空。在第二个 中断响应周期，被响应的外设（或接口芯片），应向数据 总线输送一个字节的中断向量号，CPU把它读入后，就可 以在中断向量表上找到该设备的服务程序的入口地址，转 入中断服务。
普通高等学校计算机教育“十三五”
微机原理与接口技术
内容导航
CONTENTS
5.1 8086的引脚信号 5.2 8086处理器时序 5.3 系统总线 1.4 微型计算机的结构
5.1 8086的引脚信号
第五章 处理器总 线时序和系统总线
1．8086的两种组态
8086可以有最小和最大两种不同的组态。
常用的是最大组态。要求有较强的驱动能力。此时 8086要通过一组总线控制器8288来形成各种总线 周期，控制信号由8288供给，如图5-1所示。
第五章 处理器总 线时序和系统总线
图5-1 8086的最大组态
表5-1
第五章 处理器总 线时序和系统总线
最大组态下的总线周期
S2
S1
0（低）
0
0
0
0
1
0
1
1（高）
0
1
0
1
1
1
1
S0
性能
源自文库
0
中断响应
1
读I/O端口
0
写I/O端口
1
暂停（Halt）
0
取指
1
读存储器
0
写存储器
1
无源
2．8086的引线
第五章 处理器总 线时序和系统总线
若上一个总线周期是写周期，则在空转状态，CPU在 ADl5～AD0上仍输出上一个总线周期要写的数据，直至下 一个总线周期的开始。
在这些空转周期，CPU进行内部操作。
第五章 处理器总 线时序和系统总线
（4）中断响应周期
当外部中断源，通过INTR或NMI引线向CPU发出中断请求信 号时，INTR线上的信号只有在标志位IF = 1（即CPU处在 开中断）的条件下，CPU才会响应。CPU在当前指令执 行完以后，响应中断。在响应中断时，CPU执行两个连续 的中断响应周期，如图5-9所示。
（2）I/O读和I/O写周期
第五章 处理器总 线时序和系统总线
图5-8 最大组态时的I/O读写时序
第五章 处理器总 线时序和系统总线
（3）空闲周期
若CPU不执行总线周期（不进行存储器或I/O操作）， 则总线接口执行空闲周期（一系列的T1状态）。
在这些空闲周期，CPU在高位地址线上仍然驱动上一 个机器周期的状态信息。
在T1状态时，8086发出20位地址信号，同时送出状态信 号 S0、S1 、S2 给8288总线控制器。8288对 S0～S2 进 行译码，产生相应的命令的控制信号输出。首先，8288 在T1期间送出地址锁存允许信号ALE，将CPU输出的地址 信息锁存至地址锁存器中，再输出到系统地址总线上。
第五章 处理器总 线时序和系统总线
每个总线周期通常包含4个T状态（Tstate），即图5-3中的 T1、T2、T3、T4，每个T状态是8086中处理动作的最小单 位，它就是时钟周期（Clock Cycle）。虽然各条指令的 指令周期有很大差别，但它们仍然是由以下一些基本的总 线周期组成的。
（1）存储器读或写
（2）输入输出端口的读或写
图5-2 8086的引线
第五章 处理器总 线时序和系统总线
➢ ADl5～AD0（输入/输出，三态） ➢ A19/S6、A18/S5、A17/S4、A16/S3（输出，三态） ➢ BHE/S7（输出) ➢ ALE（输出） ➢ DEN （输出） ➢ DT/R （输出） ➢ RD（输出，三态） ➢ WR （输出） ➢ M/IO （输出） ➢ READY（输入） GND接地线。
S4 0（低）
0 1
1
S3
含义
0
当前正在使用ES
1
当前正在使用SS
0
当前正在使用CS，或者
未用任何段寄存器
1
当前正在使用DS
表5-3 S4、S3的功能
5.2 8086处理器时序
第五章 处理器总 线时序和系统总线
1．时序的基本概念
执行一条指令所需要的时间称为指令周期（Instruction Cycle）。