微机原理与接口技术-处理器总线时序和系统总线
微机原理与接口技术
微机原理与接口技术1.系统总线是连接计算机CPU、内存、辅存、各种输入输出部件的一组物理信号线及相关的控制电路。
2.若操作数由指令中指定的寄存器给出，则采用的寻址方式是寄存器直接寻址。
3.总线性能的重要指标是总线宽带，它定义了为总线本身所能达到的最高传输速率。
4.CISC指令的特点是指令长度固定、指令种类少、寻址方式少。
5.半导体静态存储器SRAM的存储原理是依靠双稳态电路保存信息，不需要刷新。
6.异步串行通信的主要特点是通信双方不需要同步，没有专门的同步字。
7.计算机外部中断分为可屏蔽中断和不可屏蔽中断两类。
8.运算器完成的主要运算是算术运算和逻辑运算。
9.8251A工作在异步方式时最大波特率19.2Kbit/s；工作在同步方式时最大波特率64Kbit/s。
10.8255A的端口A有3种工作方式，端口B有2种工作方式。
11.同步串行通信规程规定，传送数据的基本单位是bit，其中最先传送的是同步字。
12.8259A对中断优先级的管理，可概括为完全嵌套方式，自动循环方式和特殊全嵌套方式。
13.子程序的属性可以分为near 或Far14.在中断驱动I/O方式中，当外设要和CPU交换数据时，它就通过硬件电路给CPU一个信号，这个信号叫做中断请求。
15.系统总线通常包含地址总线、数据总线和控制总线，其中地址总线的位数确定了总线的寻址能力。
16.Pentium系列微机主要采用南北桥结构和两个中心结构。
17.8259A内部主要有中断请求寄存器，中断屏蔽寄存器和中断服务寄存器。
18.DMA数据传送有2种方式：字节方式和数据块。
19.常用的主存到Cache的地址映像方式有直接映像、全相联映像和组相联映像。
20.奇偶校验法只能发现奇数个错，不能发现无错或偶数个错。
21.Cache存储器主要作用是解决协调主存和CPU的速度不匹配问题。
22.RISC指令系统中最大特点是长度固定，指令条数少，寻址种类少。
23.主机与I/O设备传送数据时，CPU的效率最低的是查询方式，较高的是中断方式。
微机原理及接口技术重点及例题
第一章思考题与习题：1．什么叫微处理器、微机？微机系统包含哪些部分？2 ．为什么计算机使用二进制计数制？3．CPU 在内部结构上由哪几部分组成？4 ．十六进制的基数或底数是。
5．将下列十进制数分别转换成十六进制、二进制、八进制数：563 6571 234 1286 ．将下列十进制小数转换成十六进制数（精确到小数点后4 位数）：0.359 0.30584 0.9563 0.1257．将1983.31510转换成十六进制数和二进制数。
8．将下列二进制数转换成十进制数、十六进制数和八进制数：（1）101011101.11011 （2 ）11100011001.011 （3 ）1011010101.00010100111 9．将下列十六进制数转换成十进制数和二进制数：AB7.E2 5C8.11FF DB32.64E10．判断下列带符号数的正负，并求出其绝对值（负数为补码）：10101100；01110001；11111111；10000001。
11．写出下列十进制数的原码、反码和补码（设字长为8 位）：+64 -64 +127 -128 3/5 -23/12712．已知下列补码，求真值X ：（1）[X]补=1000 0000（2 ）[X]补=1111 1111（3 ）[-X]补=1011011113．将下列各数转换成BCD 码：30D，127D，23D，010011101B，7FH14．用8421 BCD 码进行下列运算：43+99 45+19 15+3615．已知X =+25，Y =+33，X = -25，Y = -33，试求下列各式的值，并用其对应的真值进行验证：1 12 2（1）[X +Y ]补1 1（2 ）[X -Y ]补1 2（3 ）[X -Y ]补1 1（4 ）[X -Y ]补2 2（5 ）[X +Y ]补1 2（6 ）[X +Y ]补2 216．当两个正数相加时，补码溢出意味着什么？两个负数相加能产生溢出吗？试举例说明。
微机原理 第5章 处理器总线时序和系统总线
清零操作，而将CS设置为0FFFFH。
⑨ CLK 时钟信号（输入） 8086的标准时钟频率为8MHZ。
第5章 功能相同的32个引脚的含义（续）
⑩ VCC 电源引脚，8086CPU采用单一的+5V电源
11
GND 接地引脚，有两个。 MN/MX 最小/最大组态控制（输入）
两种组态下，名称和功能相同的32个引脚的含义 同一引脚在不同时刻传送不同的信息，称为 分时复用引脚 ① AD15~AD0（Address Data Bus） 地址/数据复用引脚 （输入/输出，三态） 在DMA方式，此线浮空。
第5章
功能相同的32个引脚的含义（续）
地址/状态复用引脚
② A19/S6~A16/S3（Address/Status） （输出，三态）
数据
8288主要控制总线的含义（续）
MRDC（Memoy Read Command）:存储器读命令 MWTC（Memoy Write Command）:存储器写命令 IORC（I/O Read Command）:I/O读命令 IOWC（I/O Write Command）:I/O写命令 这4个信号全是低电平有效的输出信号。
也就是一个总线操作即将结束，另一个总线周期还未
开始时，称为无源状态，很显然，这时 S2 S1 S0中任一 信号的改变，都意味着一个新的总线周期的开始。
第5章
8288主要控制总线的含义
ALE（Address Latch Enable） 地址锁存允许信号 （输出）
高电平有效。这是8288总线控制器提供给地址 锁存器8282/8283的控制信号，把当前地址/数
注意：在I/O操作时，这些地址不用，全为低电平。
《微机原理与接口技术》(第三版)
《微机原理与接口技术》(第三版)简介《微机原理与接口技术》是一本介绍微机原理以及接口技术的教材。
本书主要内容包括微机系统、计算机的组成与结构、内部总线结构、存储器系统、微机的中央处理器、系统总线与接口技术等。
本书旨在帮助读者全面了解微机原理和接口技术，为读者提供深入学习和研究微机原理与接口技术的基础知识。
第一章微机系统1.1 微机系统的概念和组成在本章中，我们将介绍微机系统的概念和组成。
微机系统由中央处理器(CPU)、存储器(Memory)和输入输出(I/O)设备组成。
我们将详细介绍每个组件的功能和作用，以及它们之间的关系和通信方式。
1.2 微机系统的发展历程本节将回顾微机系统的发展历程。
我们将从早期的微处理器发展到如今的微机系统，探讨微机系统在不同时期的发展和应用。
1.3 微机系统的分类微机系统可以根据不同的分类标准进行分类。
在本节中，我们将介绍微机系统的几种常见分类方式，并讨论各种分类方式的优缺点。
第二章计算机的组成与结构2.1 计算机的基本组成本章将介绍计算机的基本组成。
计算机由硬件和软件两部分组成，硬件包括中央处理器、存储器和输入输出设备，软件包括操作系统和应用软件。
2.2 计算机的结构计算机的结构是指计算机系统中各个组成部分之间的关系和交互方式。
在本节中，我们将介绍计算机的结构，并详细讨论计算机中各个组成部分之间的关系和通信方式。
第三章内部总线结构3.1 内部总线的概念和作用内部总线是计算机中各个组件之间进行数据传输的通道。
本章将介绍内部总线的概念和作用，并详细探讨内部总线在计算机系统中的重要性和应用。
3.2 内部总线的分类内部总线可以根据不同的分类标准进行分类。
在本节中，我们将介绍内部总线的几种常见分类方式，并讨论各种分类方式的优缺点。
3.3 内部总线的设计本节将介绍内部总线的设计原理和方法。
我们将讨论内部总线的带宽、传输速率、传输方式等设计参数，并详细介绍内部总线的设计流程和方法。
微机原理与接口技术
RTS：请求发送，输出、高电平有效。当终端要发送 数据时，使该信号有效（高电平），向MODEM或外 设请求发送。
CTS：允许发送，输入、高电平有效。是对请求发送 信号RTS的响应信号。当MODEM或外设已准备好接 收终端传来的数据，使CTS信号有效，通知终端开始 沿发送数据线TXD发送数据。
GND RESET DRV
+5V IRQ2
-5V DRQ2
-12V CARD SLCTD
+12V GND MEMW MEMR IOW
IOR DACK3
DRQ3 DACK1
DRQ1 DACK0 CLOCK
IRQ7 IRQ6 IRQ5 IRQ4 +IRQ3 -DACK2
T/C ALE
-5V OSC GND
7.2.2 RS-232总线
目前最常用的一种串行通信接口标准
电气特性
逻辑电平定义为负逻辑 1:低于-3V 0:高于3V
机械特性
RS-232C常用25线或9线D型插件作为数据终端设 备（DTE）与数据通信设备（DCE）之间通信电缆 的连接器。
名称
次信道发送数据 发送时钟
次信道接收数据 接收时钟 未用
8位ISA
GND RESET DRV
+5V IRQ2
-5V DRQ2
-12V CARD SLCTD
+12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 +IRQ3 -DACK2
T/C ALE -5V OSC GND
外总线的种类也很多，常用的有三种
微机原理与接口技术
“微机原理与接口技术” 1. 微机系统的硬件由哪几部分组成？答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。
2. 什么是微机的总线，分为哪三组？答：是传递信息的一组公用导线。
分三组：地址总线，数据总线，控制总线。
3. 8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什么？答：总线接口部件（BIU）功能：根据执行单元EU的请求完成CPU与存储器或IO设备之间的数据传送。
执行部件（EU），作用：从指令对列中取出指令，对指令进行译码，发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接口部件进行算术运算。
4. 8086指令队列的作用是什么？答：作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。
5. 8086的存储器空间最大可以为多少？怎样用16位寄存器实现对20位地址的寻址？完成逻辑地址到物理地址转换的部件是什么？答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。
6. 段寄存器CS＝1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址为多少?指向这一物理地址的CS值和IP值是唯一的吗? 答：指令的物理地址为21F00H；CS值和IP值不是唯一的，例如：CS=2100H，IP=0F00H。
7. 设存储器的段地址是4ABFH，物理地址为50000H，其偏移地址为多少？答：偏移地址为54100H。
（物理地址=段地址*16+偏移地址） 8. 8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意义各是什么？答：状态标志位有6个： ZF，SF，CF，OF，AF，PF。
微机原理与接口技术(第四版)课后习题答案(1)
第1章微型计算机系统〔习题1.1〕简答题（2）总线信号分成哪三组信号？（3）PC机主存采用DRAM组成还是SRAM组成？（5）ROM-BIOS是什么？（6）中断是什么？（9）处理器的“取指－译码－执行周期”是指什么？〔解答〕②总线信号分成三组，分别是数据总线、地址总线和控制总线。
③ PC机主存采用DRAM组成。
⑤ ROM-BIOS是“基本输入输出系统”，操作系统通过对BIOS的调用驱动各硬件设备，用户也可以在应用程序中调用BIOS中的许多功能。
⑥中断是CPU正常执行程序的流程被某种原因打断、并暂时停止，转向执行事先安排好的一段处理程序，待该处理程序结束后仍返回被中断的指令继续执行的过程。
⑨指令的处理过程。
处理器的“取指—译码—执行周期”是指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。
〔习题1.3〕填空题（2）Intel 8086支持___________容量主存空间，80486支持___________容量主存空间。
（3）二进制16位共有___________个编码组合，如果一位对应处理器一个地址信号，16位地址信号共能寻址___________容量主存空间。
（9）最初由公司采用Intel 8088处理器和（）操作系统推出PC 机。
② 1MB，4GB③ 216，64KB（9）IBM,DOS〔习题1.4〕说明微型计算机系统的硬件组成及各部分作用。
〔解答〕CPU：CPU也称处理器，是微机的核心。
它采用大规模集成电路芯片，芯片内集成了控制器、运算器和若干高速存储单元（即寄存器）。
处理器及其支持电路构成了微机系统的控制中心，对系统的各个部件进行统一的协调和控制。
存储器：存储器是存放程序和数据的部件。
外部设备：外部设备是指可与微机进行交互的输入（Input）设备和输出（Output）设备，也称I/O设备。
I/O设备通过I/O接口与主机连接。
微机原理及接口技术李干林—习题参考解答
习题参考解答1.1 什么是微处理器、微型计算机、微型计算机系统？参考答案：将运算器和控制器集成在一块大规模集成电路芯片上作为中央处理部件，简称为微处理器；以微处理器为核心，再配上存储器、接口电路等芯片，构成微型计算机；微型计算机系统由硬件和软件系统两大部分组成：(1)硬件系统由微型计算机和外设组成的计算机实体；(2)软件系统是指为微型计算机运行的全部技术资料和各种程序，由系统软件和应用软件构成。
1.2 什么是微型计算机的三种总线？参考答案：系统总线包含有三种不同功能的总线，即数据总线DB（Data Bus）、地址总线AB（Address Bus）和控制总线CB（Control Bus）。
“数据总线DB”用于传送数据信息。
数据总线是双向三态形式的总线，即他既可以把CPU的数据传送到存储器或I／O接口等其它部件，也可以将其它部件的数据传送到CPU。
“地址总线AB”是专门用来传送地址的，由于地址只能从CPU传向外部存储器或I／O端口，所以地址总线总是单向三态的。
“控制总线CB”用来传送控制信号和时序信号。
1.3 评估微型计算机的主要技术指标有哪些？参考答案：评估微型计算机的主要技术指标有：⑴CPU的字长，决定计算机内部一次可以处理的二进制代码的位数；⑵内存储器容量与速度，内存储器容量是衡量它存储二进制信息量大小的一个重要指标，内存储器的速度用存取周期来衡量；⑶CPU指令执行时间，反映CPU运算速度的快慢；⑷系统总线的传输速率等。
1.4 将下列十进制数分别转换为二进制、十六进制数。
⑴ 35 ⑵ 130 ⑶ 0.625 ⑷ 48.25参考答案：⑴ 100011B，23H ⑵⑶ 0.101B，0.AH ⑷ 110000.01B，30.4H1.5 将下列二进制数分别转换为十进制、八进制、十六进制数。
⑴ 101101B ⑵⑶ 110110.101B ⑷ 101011.011B参考答案：⑴ 45，55Q，2DH ⑵ 230，346Q，E6H⑶ 54.625，66.5Q，36.AH ⑷ 43.375，53.3Q，2B.6H1.6 写出下列十进制数的原码、反码、补码（分别采用8位二进制和16位二进制表示）。
微机原理与接口技术5微处理器总线时序和系统总线
①微处理器性能指标1）字长：处理器一次性加工运算二进制数的最大位数。
2）主频：CPU 的时钟频率，CPU 运算时的工作频率。
3）内存总线速度和扩展总线：前者一般等同于CPU 的外频；后者安装在微机系统上的局部总线。
4）地址总线宽度：决定了CPU 可以访问存储器的物理地址空间5）数据总线宽度：决定了CPU 与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。
6）协处理器：负责浮点运算。
②总线周期的概念1）时钟周期(S 主频1）：计算机最基本的时间单元。
一个低电平一个高电平的组合 2）总线周期：CPU 对存储器/外设读写一次所需时间，最基本的总线周期包括4个时钟周期（T1，T2，T3，T4)T1：发地址信号。
T2：准备传送数据。
T3：开始读写数据。
Tw ：等待周期。
等待比较慢的设备。
T4：完成数据读写操作，结束周期。
Ti ：总线周期的空闲状态。
3）指令周期：执行一条指令所需的全部时间。
③CPU 的工作模式1：最:小模式：总线控制信号都是直接由一个CPU 产生。
2：最大模式：包括2个以上CPU ，其中一个为主处理器，其他的为协处理器。
3：实现：8086第33引脚（MN/MX )接地为最大模式，接+5V 为最小模式。
④CPU 的引脚信号1：总线复用技术：分时复用：不同时间周期同时可以使用的引脚。
带有斜杠 / 的。
模式复用：不同工作模式下引脚信号的复用。
带有括号（ ） 的。
2：8086引脚信号：最大模式与最小模式共用的引脚1：GND 、V CC （引脚1、20、40）电源、地引脚2：AD 0~AD 15（2-16、39）地址/数据复用引脚，双向工作。
3：A 16/S 3~A 19/S 6(35~38)地址/状态复用引脚，输出S 6:恒为0，表示8086与总线相连。
S 5：中断允许标志的当前设置（IF ），IF=1表示允许可屏蔽中断请求。
S4S3:表示当前使用哪个寄存器。
4：BHE/S7(bus high enable 34）：总线高允许/状态S7信号，输出T1时，输出BHE表示高8位数据线有效。
习题5-处理器总线时序与系统总线
习题五 处理器总线时序与系统总线主要内容：处理器总线时序与系统总线。
8086／8088CPU 外部引脚信号；8086／8088系统组成和总线时序。
5.1 8086/8088 CPU 有40条引脚，请按功能对它们进行分类？【答】 按功能可分为:地址总线:AD0～AD15,A16～A19,ALE,BHE;数据总线:AD0～AD15,DEN,DT/R;控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET.5.2 8086/8088 有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？【答】MN/MX 引脚接至电源(+5V),则8086CPU 处在最小组态（模式）;MN/MX 引脚接地,则8086CPU 处在最大组态（模式）。
在最大模式下，需要用外加电路来对CPU 发出的控制信号进行变换和组合，以得到对存储器和I/O 端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。
5.3 8086／8088 CPU 的地址总线有多少位？其寻址范围是多少？【答】8086/8088CPU 的地址总线均为20位,.8086/8088CPU 的寻址范围为1MB;5.4 在 8086／8088CPU 工作在最小模式时，（l ）当CPU 访问存储器时，要利用哪些信号？（2）当CPU 访问外设接口时，要利用哪些信号？（3）当HOLD 有效并得到响应时，CPU 的哪些信号置高阻？【答】（1）当CPU 访问存储器时, 要利用ALE (地址锁存允许信号输出)，DEN (数据允许信号)，R DT /(数据收发信号)，IO M /(存储器/输入输出控制信号输出)，RD （读信号输出），WR (写信号输出)，(高8位数据总线充许)，NMI (非屏蔽中断输入引腿)。
（2） 当CPU 访问外设接口时,要利用当CPU 访问存储器时,ALE(地址锁存允许信号输出)，(数据允许信号)R DT /(数据收发信号)，IO M /(存储器/输入输出控制信号输出)，RD （读信号输出），WR 写信号输出，高8位数据总线充许，INTA (中断响应信号输出)。
微机原理与接口技术知识点总结
微机原理与接口技术知识点总结一、微机原理1.微机系统的组成：微处理器，存储器，输入输出设备和系统总线。
2.微处理器：CPU（中央处理单元），是微机中控制和数据处理的核心部件。
3.存储器：用于存储程序和数据的器件，分为只读存储器（ROM），随机存取存储器（RAM）。
4.输入设备：键盘，鼠标等，用于接收操作者的命令。
5.输出设备：显示器，打印机等，用于展示和输出处理结果。
二、接口技术1.接口技术是连接微机与外部设备的技术，其作用是实现微机与外部设备之间的信息交换和控制。
2.接口技术主要包括接口电路、接口程序和相关接口协议等方面的内容。
三、常用总线1.数据总线：用于在微处理器与其它器件之间传输数据，其宽度决定了微处理器一次能处理的最大数据位数。
2.地址总线：用于传输微处理器发出的地址信息，其宽度决定了微处理器能够寻址的最大地址范围。
3.控制总线：用于传达微处理器和其他部件之间的控制信号，如读写、中断等。
四、中断技术及其应用1.中断技术是微处理器处理紧急事件的一种技术，通过改变程序执行顺序，使微处理器处理外部设备产生的异常情况。
2.中断种类：硬件中断，软件中断。
3.中断处理过程：中断请求，中断响应，中断处理程序执行，中断返回。
五、微处理器指令系统1.微处理器的指令系统是指微处理器可以执行的指令集，包括数据传输指令、算术逻辑指令、程序控制指令等。
2.指令执行过程：取指令、分析指令、执行指令。
3.指令周期：取指周期、分析周期、执行周期。
六、存储器及其访问方式1.存储器：用于存储程序和数据的器件，分为只读存储器（ROM），随机存取存储器（RAM）。
2.存储器访问方式：按地址访问，按内容访问。
3.存储器的分类：主存储器，辅助存储器，外存储器。
4.存储器扩展技术：使存储器的地址空间与数据空间保持一致，实现存储器的扩展。
七、输入输出设备及其接口技术1.输入设备：键盘，鼠标等，用于接收操作者的命令。
2.输出设备：显示器，打印机等，用于展示和输出处理结果。
第6章-微机原理与接口技术(第2版)-李珍香-清华大学出版社
I/O接口模块 外围控制器
外围接口
系统总线 接口
外
总
线
系统总线 接口
外围接口
系统总线 接口
外围设备
系统总线
外总线 外围设备 外围设备
图6.1 总微线型按计位算置机分的类各级总线
5
6.1总线概述
三、总线标准和性能指标
1、总线标准 物理特性：定义总线物理形态和结构布局，规定总线的形
式及具体位置等 机械特性：定义总线机械连接特性，其性能包括接插件的
3
6.1总线概述
二、总线分类
1、按传送信息的内容。有地址、数据、控制总线 2、按照总线的层次位置。有片内总线、片总线、系统总线和外总线4种。 片内总线：集成电路芯片（如CPU或I/O）内部，用于片内各功能单元之间
的互连，如ALU与各寄存器之间的互连 ； 片总线：元件级总线或局部总线，用于单板机或一块CPU插件板的电路板
寻址阶段：获得总线使用权的主模块发出存储器地址或 I/O端地址，使从模块启动
传输阶段：主模块和从模块之间进行数据传输。 结束阶段：主从模块的有关信息均从系统总线上撤除，
让出总线。
8
6.2 系统总线
在微机系统的各级总线中，系统总线最重要，它的性能与 整个系统的性能有直接的关系 。 ✓ PC系列微机常用的总线有ISA 、PCI、AGP、USB、 1394等。ISA为系统总线，PCI是局部总线（内部总线）， 其他的是外部总线。 ✓ 在进行接口设计时，要仔细了解总线信号功能，总线时 序、驱动能力等。 ✓ 要求了解PC系列微机中各种总线的主要特点，应用范围。
类型、形状、尺寸、牢靠等级、数量和次序等。 功能特性：定义总线各信号线功能 电气特性：定义信号的传递方向、工作电平、负载能力的
微机原理与接口技术(楼顺天)-第5章1
74LS245功能
E 0 0 1 DIR 0 1 X A A 方 向 B B
A 、B 边均为高阻
在实际应用中可作为数据总线双向驱 74LS245逻辑及引脚 动器、地址总线或控制总线单向驱动 以及输入端口的接口芯片。
5.2 几种常用芯片
3. 带有三态门输出的锁存器
典型芯片74LS373
时序关系：
OE
1 OE 11 G
在实际应用中可作为地址总线或控制 74LS373逻辑及引脚 总线单向驱动锁存以及输出端口的接 口芯片。
下一节
8086的引脚功能及时序
第五章 总线及其形成
本章要点
本章在讲解总线的定义及分类的基础上，
讨论的总线结构和时序、系统总线的形成方
法是微机应用系统硬件设计的基础。本章主
要内容有：
1. 总线的定义及分类
2．几种常用的接口芯片
本章要点
3． 8086 CPU的引脚功能、系统总线结构 及系统总线时序。其每一部分又从最小 方式系统和最大方式系统两个方面加以 讨论，其中最小方式系统是重点，最大 方式系统可通过与最小方式系统比较异 同来掌握。时序中的读写时序是重点， 要求能够画出读、写时序，同时结合总 线结构理解微处理器执行一条指令的过 程，即微处理器的工作原理。
1.
2.
总线定义及分类
几种常用芯片
3.
4.
8086的引脚功能及时序
系统总线的形成
5.
8088与8086的差异
5.1 总线定义及分类
1、总线定义
总线是一组公用导线，是计算机系统的重要
组成部分。它是计算机系统中模块（或子系统）
之间传输数据、地址和控制信息的公共通道。通
过总线，可以实现各部件之间的数据和命令的传
微机原理与接口技术总结
第一章微型计算机基础1、几个关键字：时钟频率、字长、寻址范围、地址总线、数据总线2、冯诺依曼结构中微型计算机的四大组成部分：CPU、内存、I/O接口、系统总线3、微处理器（CPU）包含：运算器（ALU）：算数逻辑运算控制器（CU）：指令译码，根据指令要求发挥出相应控制信息寄存器（Registers）：存放数据4、存储单元是存放信息(程序和数据)的最小单位，用地址标识。
单位：位、字节、字5、三总线：地址总线（AB）：输出将要访问的内存单元或I/O端口的地址数据总线（DB）：数据线的多少决定了一次能够传送数据的位数控制总线（CB）：协调系统中各部件的操作，决定系统总线的特点6、“裸机”指未装备任何软件的计算机所有物理装备的集合=硬件系统=裸机：CPU、I/O接口电路和半导体存储器（ROM和RAM）7、字长是指计算机内部一次可以处理的二进制数码的位数8、时钟周期<总线周期<指令周期9、任意进位制数→十进制数：按位权展开十进制数→任意进位制数：辗转相除第二章8086/8088微处理器1、8086 CPU有两个独立逻辑部件组成（内部功能结构）：总线接口部件（BIU）：与内存或I/O端口传送指令或数据、产生20位的物理地址指令执行部件（EU）：负责执行指令2、BIU负责取指令，EU负责执行指令，重叠执行大大减少了等待指令所需的时间，提高了CPU的利用率和整个系统的执行速度3、段寄存器：代码CS、数据DS、堆栈SS、附加ES通用寄存器：数据寄存器：AX、BX、CX、DX变址寄存器：源DI、目的SI指针寄存器：基址BP、栈SP标志寄存器：FLAGS指令指针寄存器：IP4、8086 CPU通过CS寄存器和IP寄存器能准确找到指令代码5、8086/8088段寄存器的功能是用于存放段起始地址及计算物理地址6、指针寄存器和变址寄存器：只能按16位存取。
7、可以用于寄存器间接寻址、基址变址等寻址方式的寄存器有BX、BP、SI、DI。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
S4 0（低）
0 1
1
S3
含义
0
当前正在使用ES
1
当前正在使用SS
0
当前正在使用CS，或者
未用任何段寄存器
1
当前正在使用DS
表5-3 S4、S3的功能
5.2 8086处理器时序
第五章 处理器总 线时序和系统总线
1．时序的基本概念
执行一条指令所需要的时间称为指令周期（Instruction Cycle）。
➢ T4状态，8086完成数据传送，状态信号 ～ 变为无操作的 过渡状态。在此期间，8086结束总线周期，恢复各信号线的 初态，准备执行下一个总线周期。
第五章 处理器总 线时序和系统总线
（1）存储器读周期和存储器写周期
图5-6 最大组态时存储器读周期时序
第五章 处理器总 线时序和系统总线
图5-7 最大组态时存储器写周期时序
普通高等学校计算机教育“十三五”
微机原理与接口技术
内容导航
CONTENTS
5.1 8086的引脚信号 5.2 8086处理器时序 5.3 系统总线 1.4 微型计算机的结构
5.1 8086的引脚信号
第五章 处理器总 线时序和系统总线
1．8086的两种组态
8086可以有最小和最大两种不同的组态。
常用的是最大组态。要求有较强的驱动能力。此时 8086要通过一组总线控制器8288来形成各种总线 周期，控制信号由8288供给，如图5-1所示。
在T1状态时，8086发出20位地址信号，同时送出状态信 号 S0、S1 、S2 给8288总线控制器。8288对 S0～S2 进 行译码，产生相应的命令的控制信号输出。首先，8288 在T1期间送出地址锁存允许信号ALE，将CPU输出的地址 信息锁存至地址锁存器中，再输出到系统地址总线上。
第五章 处理器总 线时序和系统总线
图5-2 8086的引线
第五章 处理器总 线时序和系统总线
➢ ADl5～AD0（输入/输出，三态） ➢ A19/S6、A18/S5、A17/S4、A16/S3（输出，三态） ➢ BHE/S7（输出) ➢ ALE（输出） ➢ DEN （输出） ➢ DT/R （输出） ➢ RD（输出，三态） ➢ WR （输出） ➢ M/IO （输出） ➢ READY（输入） GND接地线。
➢ T2状态，8086开始执行数据传送操作。此时，8086内部 的多路开关进行切换，将地址/数据线AD0～AD15上的地址 撤消，切换为数据总线，为读写数据作准备。8288发出数据 总线允许信号和数据发送/接收控制信号DT/ 允许数据收发器 工作，使数据总线与8086的数据线接通，并控制数据传送的 方向。同样，把地址/状态线A16/S3～A19/S6切换成与总线 周期有关的状态信息，指示若干与周期有关的情况。
（2）I/O读和I/O写周期
第五章 处理器总 线时序和系统总线
图5-8 最大组态时的I/O读写时序
第五章 处理器总 线时序和系统总线
（3）空闲周期
若CPU不执行总线周期（不进行存储器或I/O操作）， 则总线接口执行空闲周期（一系列的T1状态）。
在这些空闲周期，CPU在高位地址线上仍然驱动上一 个机器周期的状态信息。
第五章 处理器总 线时序和系统总线
➢ 在T3周期开始的时钟下降沿上，8086采样READY线。如 果READY信号有效（高电平），则在T3状态结束后进入T4 状态，在T4状态开始的时钟下降沿，把数据总线上的数据读 入CPU或写到地址选中的单元。在T4状态中结束总线周期 。如果访问的是慢速存储器或是外设接口，则应该在T1状态 输出的地址，经过译码选中某个单元或设备后，立即驱动 READY信号到低电平。8086在T3状态采样到READY信号 无效，就会插入等待周期Tw，在Tw状态CPU继续采样 READY信号；直至其变为有效后再进入T4状态，完成数据 传送，结束总线周期。
第五章 处理器总 线时序和系统总线
图5-1 8086的最大组态
表5-1
第五章 处理器总 线时序和系统总线
最大组态下的总线周期
S2
S1
0（低）
0
0
0
0
1
0
1
1（高）
0
1
0
1
1
1
1
S0
性能
0
中断响应
1
读I/O端口
0
写I/O端口
1
暂停（Halt）
0
取指
1
读存储器0Βιβλιοθήκη 写存储器1无源
2．8086的引线
第五章 处理器总 线时序和系统总线
每个总线周期通常包含4个T状态（Tstate），即图5-3中的 T1、T2、T3、T4，每个T状态是8086中处理动作的最小单 位，它就是时钟周期（Clock Cycle）。虽然各条指令的 指令周期有很大差别，但它们仍然是由以下一些基本的总 线周期组成的。
（1）存储器读或写
（2）输入输出端口的读或写
若上一个总线周期是写周期，则在空转状态，CPU在 ADl5～AD0上仍输出上一个总线周期要写的数据，直至下 一个总线周期的开始。
在这些空转周期，CPU进行内部操作。
第五章 处理器总 线时序和系统总线
（4）中断响应周期
当外部中断源，通过INTR或NMI引线向CPU发出中断请求信 号时，INTR线上的信号只有在标志位IF = 1（即CPU处在 开中断）的条件下，CPU才会响应。CPU在当前指令执 行完以后，响应中断。在响应中断时，CPU执行两个连续 的中断响应周期，如图5-9所示。
在每一个中断响应周期，CPU都输出中断响应信号 。在第 一个中断响应周期，CPU使ADl5～AD0浮空。在第二个 中断响应周期，被响应的外设（或接口芯片），应向数据 总线输送一个字节的中断向量号，CPU把它读入后，就可 以在中断向量表上找到该设备的服务程序的入口地址，转 入中断服务。
（3）中断响应
第五章 处理器总 线时序和系统总线
图5-3 一个基本的指令周期时序图
第五章 处理器总 线时序和系统总线
图5-4 存储器读周期时序
第五章 处理器总 线时序和系统总线
图5-5 具有Tw状态的存储器读周期
第五章 处理器总 线时序和系统总线
2．8086的典型时序 下面所介绍的时序是以8086工作在最大组态为基础的。 ➢ 在最大组态下，8086的基本总线周期由4个T状态组成。
➢ NMI（输入） ➢ INTR（输入） ➢ INTA （输出） ➢ HOLD （输入） ➢ HLDA （输出） ➢ CLK（输入） ➢ RESET（输入） ➢ TEST（输入） ➢ MN/MX （输入） ➢ GND和Vcc电源引脚
第五章 处理器总 线时序和系统总线
第五章 处理器总 线时序和系统总线