实验四、 移位寄存器和计数器的设计 电子版实验报告

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验四:移位寄存器和计数器的设计

实 验 室: 实验台号: 日 期:

专业班级: 姓 名: 学 号:

一、 实验目的

1. 了解移位寄存器的工作过程。

2. 掌握任意进制计数器的设计方法。 二、 实验内容

(一)用D 触发器设计左移移位寄存器

(二)利用74LS161和74LS00设计实现任意进制的计数器

设计要求:

以实验台号的个位数作为所设计的任意进制计数器(0、1、2任选)。 三、 实验原理图

1.由D 触发器设计4位左移移位寄存器。

(输入二进制:11110000)

2.测试74LS161的功能

3.熟悉用74LS161设计十进制计数器的方法。

①利用置位端实现十进制计数器。

②利用复位端实现十进制计数器。

四、实验结果及数据处理

1.左移寄存器实验数据记录表

要求:输入二进制:11110000

2. 画出你所设计的任意进制计数器的线路图(计数器从零开始计数),并简述设

计思路。

答:在Q0和Q2之间接入一个与非门,使Q3Q2Q1Q0=0101时,计数器复位到0000。

1

五、思考题

1. 74LS161是同步还是异步,加法还是减法计数器?

答:同步加法计数器。

2.设计十进制计数器时将如何去掉后6个计数状态的?

答:在电路中加入一个与非门,当计数到第一个无效状态时,用这个与非门来检测这一状态,令其输出作为复位信号RD,强制所有的触发器置0。即当Q3Q2Q1Q0=1010时,这个与非门的输入Q3Q1全为1,则输入为0。用此低电平作为RD,使计数器复位到0000。

3. 谈谈电子实验的心得体会,希望同学们提出宝贵意见。

相关文档
最新文档