多功能数字钟优秀课件
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分计数器是模M=60的计数器 ➢其计数规律为00—01—…—58—59—00…
时计数器是一个24进制计数器 ➢其计数规律为00—01—…—22—23—00… ➢即当数字钟运行到23时59分时，分的个位 计数器再输入一个脉冲时，数字钟应自动 显示为00时00分。
构成多位计数器的级联方法
进
0 10 1
多功能数字钟
一、实验任务：
用FPGA器件和EDA技术
实现多功能数字钟的设计
已知条件
基本功能
➢ MAX+Plus II软件 ➢ FPGA实验开发装置
➢ 校时、校分
基本功能
➢ 以数字形式显示时、分、 ➢ 仿电台报时
秒的时间；
➢ 小时计数器为24进制；
➢ 分计数器为60进制。
➢ 时段控制
二、多功能数字钟系统的组成框图
1 00 1
位 信
&
&
号
11 12 13 14
&
&
11 12 13 14
＋VDD
9
Q3 Q2 Q1 Q0 LD
CTP
7
1 ＋VDD
CC40161(2)
CR D3 D2 D1 D0
CTT CP
10
9
Q3 Q2 Q1 Q0 LD
CTP
7
1 ＋VDD
CR
CC40161(1) D3 D2 D1 D0
CTT CP
用鼠标左键按住欲分配的输入、输出端口并拖 到下面芯片的相应管脚上，然后松开，即可完成一 个管脚的重新分配。分配完后需重新编译。
管脚重新分配时须注意的事项： 芯片上有些特殊功能的管脚（如GND、Global
CLK 等），进行管脚编辑时不能使用。
在器件选择时如果选择了Auto，则不允许对管脚 进行再分配。
对管脚进行重新分配后，必须再编译一次，否则 下载后的管脚还是自动分配的状态。
对器件的编程下载
a. 选择 MAX+PlusⅡProgrammer 选项，如果是第一次使用， 将出现如图所示的对话框。
硬件类型选择 “ByteBlaster” 并单击 OK 确认。
b. 选择完下载文件后，单击 OK 确定，出现如图所示的编程界 面。
单击 Configure 按钮进行下载编程。
实验任务
完成数字钟的时、分、秒计数器，并能级联显示。 完成数字钟的扩展功能：闹钟、仿电台、报整点
十字路口交通灯的设计 篮球30秒减法计数器设计
（本设计中选择FLEX1k系列的EP1k30TC144-3器件）
c. 如果不对适配器件的型号进行选择，该软件将自动 选择适合本电路的器件进行编译适配。
（2）编译适配 选择 MAX+plusⅡ\Compiler ，弹出 Compiler 窗口。
单击 Start 按钮开始编译并显示编译结果，生成*. sof下载文件。(此次操作必须使用时序编译)
管脚的重新分配与定位
选择 MAX+PlusⅡFloorplan Editor选项，即可打开平 面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。
芯片名称区 颜色图例
未赋值节点 和管脚显示
区
器件显示区
选中节点和 管脚区
这是由软件自动分配的，用户可根据需要随意改变管 脚分配，管脚的编辑过程如下。
管脚的编辑过程：
资源信号
管脚号 55 54 125 132 133 135 136 137 138 8 10 12 13 82 83 86 88 89 90 78 121
六、电路编译与适配
（1）选择器件 a. 选择 AssignDevice 选项，弹出 Device 对话框。
b. 在 Device Family 下拉列表框中选择适 配器件的系列，在 Devices 中选择器件 的型号，然后单击 OK 按钮。
654 3 2
优点：简单
1 00 1
& 11 12 13 14
＋VDD
9
Q3 Q2 Q1 Q0 LD
ETP
7
CC40161 ETT 10
CR 1
D3 D2 D1 D0 CP
654 3 2
CP
缺点：速度较慢 出现竞争冒险的可能性较大！
三、多功能数字钟整点报时系统
四、多功能数字钟校时系统
五、多功能数字钟时段控制系统
进行如图所示的连接绘制
五、EP1K30TC144-3 开发试验箱
器 件 引 脚 与 资 源 连 接 对 照 表
பைடு நூலகம்
资源名称 时钟
数码管
数码管选择 按键
蜂鸣器 发光二极管
CLK1 CLK2 CLK3 A8 B8 C8 D8 E8 F8 G8 SEL0 SEL1 SEL2 KEY0 KEY1 KEY2 KEYS0 KEYS1 KEYS2 FMQ LED
秒计数器计满60后 数字“小钟24时电进扩计路计行计制展数数系时 路的数”电器分向出 进统情器规路按计小现行由况的律必照数时主误校下输计须器计体差时才出在计数电时、能经主满器路可校实译体6进和以分现码0电位后扩用、功器路展校校能送正电时秒扩显常向电路展示运分两器计大数部器分进所位组成
1、时、分计数器的设计
分个位 四、分B十C位D译码模块的介绍
时个位
七段译 码输出
时十位
选择时钟
数码管 选择计 数器
七段BCD译码电路1、BCD译码模块的介绍 数据选择器
8进制加法计数器
2、设计中添加BCD译码模块的过程
1、将../BCD2SEG7/目录 下的文件copy到用户设计 项目目录下
2、在顶层电路中调用元件 符号bcd2seg7.sym到电路 中
10
654 3 2
654 3 2
CP
六十进制计数器
• 并行进位（同步） • 优点：速度较快； 缺点：较复杂
构成多位计数器的级联方法
六十进制计数器: 串行进位（异步）
0 10 1
进
位
&
信
11 12 13 14
＋VDD
号
9
Q3 Q2 Q1 Q0 LD
ETP
7
CC40161 ETT 10
CR 1
D3 D2 D1 D0 CP
时计数器是一个24进制计数器 ➢其计数规律为00—01—…—22—23—00… ➢即当数字钟运行到23时59分时，分的个位 计数器再输入一个脉冲时，数字钟应自动 显示为00时00分。
构成多位计数器的级联方法
进
0 10 1
多功能数字钟
一、实验任务：
用FPGA器件和EDA技术
实现多功能数字钟的设计
已知条件
基本功能
➢ MAX+Plus II软件 ➢ FPGA实验开发装置
➢ 校时、校分
基本功能
➢ 以数字形式显示时、分、 ➢ 仿电台报时
秒的时间；
➢ 小时计数器为24进制；
➢ 分计数器为60进制。
➢ 时段控制
二、多功能数字钟系统的组成框图
1 00 1
位 信
&
&
号
11 12 13 14
&
&
11 12 13 14
＋VDD
9
Q3 Q2 Q1 Q0 LD
CTP
7
1 ＋VDD
CC40161(2)
CR D3 D2 D1 D0
CTT CP
10
9
Q3 Q2 Q1 Q0 LD
CTP
7
1 ＋VDD
CR
CC40161(1) D3 D2 D1 D0
CTT CP
用鼠标左键按住欲分配的输入、输出端口并拖 到下面芯片的相应管脚上，然后松开，即可完成一 个管脚的重新分配。分配完后需重新编译。
管脚重新分配时须注意的事项： 芯片上有些特殊功能的管脚（如GND、Global
CLK 等），进行管脚编辑时不能使用。
在器件选择时如果选择了Auto，则不允许对管脚 进行再分配。
对管脚进行重新分配后，必须再编译一次，否则 下载后的管脚还是自动分配的状态。
对器件的编程下载
a. 选择 MAX+PlusⅡProgrammer 选项，如果是第一次使用， 将出现如图所示的对话框。
硬件类型选择 “ByteBlaster” 并单击 OK 确认。
b. 选择完下载文件后，单击 OK 确定，出现如图所示的编程界 面。
单击 Configure 按钮进行下载编程。
实验任务
完成数字钟的时、分、秒计数器，并能级联显示。 完成数字钟的扩展功能：闹钟、仿电台、报整点
十字路口交通灯的设计 篮球30秒减法计数器设计
（本设计中选择FLEX1k系列的EP1k30TC144-3器件）
c. 如果不对适配器件的型号进行选择，该软件将自动 选择适合本电路的器件进行编译适配。
（2）编译适配 选择 MAX+plusⅡ\Compiler ，弹出 Compiler 窗口。
单击 Start 按钮开始编译并显示编译结果，生成*. sof下载文件。(此次操作必须使用时序编译)
管脚的重新分配与定位
选择 MAX+PlusⅡFloorplan Editor选项，即可打开平 面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。
芯片名称区 颜色图例
未赋值节点 和管脚显示
区
器件显示区
选中节点和 管脚区
这是由软件自动分配的，用户可根据需要随意改变管 脚分配，管脚的编辑过程如下。
管脚的编辑过程：
资源信号
管脚号 55 54 125 132 133 135 136 137 138 8 10 12 13 82 83 86 88 89 90 78 121
六、电路编译与适配
（1）选择器件 a. 选择 AssignDevice 选项，弹出 Device 对话框。
b. 在 Device Family 下拉列表框中选择适 配器件的系列，在 Devices 中选择器件 的型号，然后单击 OK 按钮。
654 3 2
优点：简单
1 00 1
& 11 12 13 14
＋VDD
9
Q3 Q2 Q1 Q0 LD
ETP
7
CC40161 ETT 10
CR 1
D3 D2 D1 D0 CP
654 3 2
CP
缺点：速度较慢 出现竞争冒险的可能性较大！
三、多功能数字钟整点报时系统
四、多功能数字钟校时系统
五、多功能数字钟时段控制系统
进行如图所示的连接绘制
五、EP1K30TC144-3 开发试验箱
器 件 引 脚 与 资 源 连 接 对 照 表
பைடு நூலகம்
资源名称 时钟
数码管
数码管选择 按键
蜂鸣器 发光二极管
CLK1 CLK2 CLK3 A8 B8 C8 D8 E8 F8 G8 SEL0 SEL1 SEL2 KEY0 KEY1 KEY2 KEYS0 KEYS1 KEYS2 FMQ LED
秒计数器计满60后 数字“小钟24时电进扩计路计行计制展数数系时 路的数”电器分向出 进统情器规路按计小现行由况的律必照数时主误校下输计须器计体差时才出在计数电时、能经主满器路可校实译体6进和以分现码0电位后扩用、功器路展校校能送正电时秒扩显常向电路展示运分两器计大数部器分进所位组成
1、时、分计数器的设计
分个位 四、分B十C位D译码模块的介绍
时个位
七段译 码输出
时十位
选择时钟
数码管 选择计 数器
七段BCD译码电路1、BCD译码模块的介绍 数据选择器
8进制加法计数器
2、设计中添加BCD译码模块的过程
1、将../BCD2SEG7/目录 下的文件copy到用户设计 项目目录下
2、在顶层电路中调用元件 符号bcd2seg7.sym到电路 中
10
654 3 2
654 3 2
CP
六十进制计数器
• 并行进位（同步） • 优点：速度较快； 缺点：较复杂
构成多位计数器的级联方法
六十进制计数器: 串行进位（异步）
0 10 1
进
位
&
信
11 12 13 14
＋VDD
号
9
Q3 Q2 Q1 Q0 LD
ETP
7
CC40161 ETT 10
CR 1
D3 D2 D1 D0 CP