微机原理第十章精品PPT课件
合集下载
微机原理 第10章 PPT课件
0
D7 D6 D5 D4 D3 D2 D1 D0
D5位：发送保持寄存器空闲标志位。 D5＝1，表示数据已从发送保持寄存器转移到发送移位寄存器，发送保 持寄存器空闲，CPU可以写入新数据。当新数据送入发送保持寄存器后，D5 置0。 D6位：发送移位寄存器空闲标志位。 D6＝1，表示一帧数据已发送完毕。当下一个数据由发送保持寄存器移 入发送移位寄存器时，该位被置0。
异步通信传送中，收、发双方必须约定： 收发双方的通信速率必须一致 收发双方的数据帧格式必须一致
例如： 传送一个字符 “E” ，（ASCⅡ码为：1000101B =45H） 7个数据位,奇校验, 2个停止位.
停止位
数据位
停止位 空闲位
11 0 1 0 1 0 0 0 1 0 1 1 1 1
起始位
１到０的跳变作为新字符的开始
最低位
最高位
起始位
四部分：
５到８个数据位
1,112 或2个停止 可选的奇偶校验位
（1）起始位 ： 1位逻辑‘0’
（2）数据位： 5~8位 0，1代码
（3）奇偶校验位： 0~1位‘0’或‘1’
（4）停止位： 1、1.5、2位逻辑‘1’
奇偶校验位（可有可无） 奇校验：数据位与校验位中‘1’的个数为奇数。 偶校验：数据位与校验位中‘1’的个数为偶数。 通信双方约定采用一致的奇偶校验方式，由发送方设置校验位， 由接收方负责校验。
校验位
4. 信号的调制与解调
数据通信传输的是数字信号，要求传送线的频带很宽，而我们在长 距离传送时，有时是利用电话线传送的，而电话线的带宽为 300 ~ 3000 Hz ，因此若直接传输数字信号，信号就要发生畸变。
计算机
~~ ~~
终端或 计算机
第10章微机原理课件
第10章
并行和串行接口电路
第10章 并行和串行接口电路
10.1 概述
10.2 可编程并行接口电路Intel 8255A
10.3 可编程串行接口电路Intel 8251A
习题10
2013年6月8日星期六
第10章第1页共165页
第10章
并行和串行接口电路
10.1 概述
10.1.1 并行通信 1. 并行接口
2013年6月8日星期六
第10章第20页共165页
第10章
并行和串行接口电路
A组
内 部 逻 辑
外 部 接 口
10.2.2 制 8255A的外部特性 控 A (8 )
端 口
P A7～ P A 0 P A3 P A2 P A1 P A0 RD CS
4
1 2 3 4 5 6 7 8 9 10 12 13 14 15 16 17 18 19 20
CPU查询。
② 此时接口也可向CPU发出一个中断请求信号，同上面的 输入过程相同，CPU可以用软件查询方式，也可以用中断的方 式将CPU中的数据通过接口输出到外设中。当输出数据送到接 口的输出缓冲寄存器后，再输出到外设。
2013年6月8日星期六 第10章第10页共165页
第10章
并行和串行接口电路
C PU 接 口 内 部 逻 辑 外 部 接 口 PA ～ PA 7 0 PA 3 PA 2 PA 1 PA 0 R D 端 口 C 上 半 部 (4 ) PC ～ PC 7 4 C S GND A0 A1 PC 7 端 口 C 下 半 部 (4 ) PC ～ PC 3 0 PC 6 PC 5 PC 4 PC 0 R D W R A0 A1 R E SE T C S 读 写 控 制 逻 辑 B 组 控 制 端 口 B (8 ) PB ～ PB 7 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2
并行和串行接口电路
第10章 并行和串行接口电路
10.1 概述
10.2 可编程并行接口电路Intel 8255A
10.3 可编程串行接口电路Intel 8251A
习题10
2013年6月8日星期六
第10章第1页共165页
第10章
并行和串行接口电路
10.1 概述
10.1.1 并行通信 1. 并行接口
2013年6月8日星期六
第10章第20页共165页
第10章
并行和串行接口电路
A组
内 部 逻 辑
外 部 接 口
10.2.2 制 8255A的外部特性 控 A (8 )
端 口
P A7～ P A 0 P A3 P A2 P A1 P A0 RD CS
4
1 2 3 4 5 6 7 8 9 10 12 13 14 15 16 17 18 19 20
CPU查询。
② 此时接口也可向CPU发出一个中断请求信号，同上面的 输入过程相同，CPU可以用软件查询方式，也可以用中断的方 式将CPU中的数据通过接口输出到外设中。当输出数据送到接 口的输出缓冲寄存器后，再输出到外设。
2013年6月8日星期六 第10章第10页共165页
第10章
并行和串行接口电路
C PU 接 口 内 部 逻 辑 外 部 接 口 PA ～ PA 7 0 PA 3 PA 2 PA 1 PA 0 R D 端 口 C 上 半 部 (4 ) PC ～ PC 7 4 C S GND A0 A1 PC 7 端 口 C 下 半 部 (4 ) PC ～ PC 3 0 PC 6 PC 5 PC 4 PC 0 R D W R A0 A1 R E SE T C S 读 写 控 制 逻 辑 B 组 控 制 端 口 B (8 ) PB ～ PB 7 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2
本科课件-微机原理与单片机应用(完整)
绪论
2、计算机发展趋势
•微型化─ 便携式、低功耗 •高性能─ 尖端科技领域的信息处理，需要超大容量、高速度 •智能化─ 模拟人类大脑思维和交流方式，多种处理能力 •系列化、标准化─ 便于各种计算机硬、软件兼容和升级 •网络化─ 网络计算机和信息高速公路 •多机系统─ 大型设备、生产流水线集中管理(独立控制、
5．单片机工作原理 6. 单片机汇编语言设计 7. 单片机C语言程序设计 8. 单片机应用技术
微机原理部分
单片机原理部分
微机原理部分的主要内容
第一章：数制、 二进制数的运算及其加法电路、复习 数码（ASCII码、BCD码）、二进制有符号数的的表示 方法及运算 第二章： 三态输出电路、 总线结构、存储器 第三章：基本工作原理，以一个简单的模型机为例， 系统的介绍微机的基本结构。
微机原理与单片机应用
吴栋 南京师范大学物理科学与技术学院
课程简介
《微机原理与单片机应用》课程是电子与通信工程等工科学 生学习和掌握微机及单片机知识的课程。通过学习，使学生 从理论上掌握微机及单片机的基本组成、工作原理、接口电 路及功能部件的连接，通过微机系统或单片机相关的具体实 践，使同学们具有微机及单片机系统软硬件开发的初步能力。
绪论22计算机发展趋势?微型化便携式低功耗?高性能尖端科技领域的信息处理需要超大容量高速度?智能化模拟人类大脑思维和交流方式多种处理能力?系列化标准化便于各种计算机硬软件兼容和升级?网络化网络计算机和信息高速公路?多机系统大型设备生产流水线集中管理独立控制故障分散资源共享绪论输入输出接口piosioctcadcdac
教材、参考书
微型计算机原理及应用（第四版）郑学坚主编，清华大学出版社 单片机原理与应用技术 高惠芳主编，科学出版社
微机原理课件
运算器是计算机的核心部件，负责进行算术和逻辑运算；控制器是计算机的指挥 中心，负责统一指挥计算机的各个部件；存储器是计算机的信息存储部件，用于 存储程序和数据；输入输出设备是计算机与外部进行信息交换的部件。
微机系统的硬件结构
微机系统的硬件结构包括主机箱、电源、主板、CPU 、内存、硬盘、显示器、键盘、鼠标等。
难度：较高。
课外拓展与学习建议
拓展内容
阅读相关文献和书籍，了解微机原理 的前沿技术和应用领域。
学习建议
积极参与课外实践和学习小组，与同 学和老师交流学习心得和经验，提高 学习效果。源自THANKS感谢观看
汇编语言的语法
汇编语言的语法包括指令格式、操作数、寻址方式、指令语句等。其中，指令格式是用来规定指令的操 作码和操作数的格式；操作数是用来指定指令操作的对象；寻址方式是指令中寻找操作数的地址的方式 ；指令语句是指令的书写格式。
汇编程序的设计方法
汇编程序设计的步骤
汇编程序设计的步骤包括分析问题、设计程序、编写 代码、调试程序等。其中，分析问题是程序设计的前 提，设计程序是程序设计的主要环节，编写代码是程 序设计的具体实现，调试程序是保证程序正确性的重 要步骤。
中断请求与响应
当外部设备需要与微机系统进行信息交换时，会向系统发出中断请求。 系统会根据优先级和中断向量表来响应中断请求。
中断的基本概念与工作原理
中断的基本概念
中断是指当外部事件发生时，打断正在执行的程序，转而执行相应的中断处理程序。中断 处理程序通常包括保存现场、处理中断事件、恢复现场等步骤。
中断源
主机箱是微机系统的外壳，用于保护和支撑内部硬件； 电源是微机系统的能源供应部件；主板是微机系统的核 心部件，上面集成了许多重要的电子元件；CPU是微 机的中央处理器，是计算机的核心部件；内存是微机的 临时存储部件，用于存储当前正在运行的程序和数据； 硬盘是微机的永久存储部件，用于存储程序和数据；显 示器是微机的输出设备，用于显示输出的信息；键盘和 鼠标是微机的输入设备，用于输入用户指令。
微机系统的硬件结构
微机系统的硬件结构包括主机箱、电源、主板、CPU 、内存、硬盘、显示器、键盘、鼠标等。
难度：较高。
课外拓展与学习建议
拓展内容
阅读相关文献和书籍，了解微机原理 的前沿技术和应用领域。
学习建议
积极参与课外实践和学习小组，与同 学和老师交流学习心得和经验，提高 学习效果。源自THANKS感谢观看
汇编语言的语法
汇编语言的语法包括指令格式、操作数、寻址方式、指令语句等。其中，指令格式是用来规定指令的操 作码和操作数的格式；操作数是用来指定指令操作的对象；寻址方式是指令中寻找操作数的地址的方式 ；指令语句是指令的书写格式。
汇编程序的设计方法
汇编程序设计的步骤
汇编程序设计的步骤包括分析问题、设计程序、编写 代码、调试程序等。其中，分析问题是程序设计的前 提，设计程序是程序设计的主要环节，编写代码是程 序设计的具体实现，调试程序是保证程序正确性的重 要步骤。
中断请求与响应
当外部设备需要与微机系统进行信息交换时，会向系统发出中断请求。 系统会根据优先级和中断向量表来响应中断请求。
中断的基本概念与工作原理
中断的基本概念
中断是指当外部事件发生时，打断正在执行的程序，转而执行相应的中断处理程序。中断 处理程序通常包括保存现场、处理中断事件、恢复现场等步骤。
中断源
主机箱是微机系统的外壳，用于保护和支撑内部硬件； 电源是微机系统的能源供应部件；主板是微机系统的核 心部件，上面集成了许多重要的电子元件；CPU是微 机的中央处理器，是计算机的核心部件；内存是微机的 临时存储部件，用于存储当前正在运行的程序和数据； 硬盘是微机的永久存储部件，用于存储程序和数据；显 示器是微机的输出设备，用于显示输出的信息；键盘和 鼠标是微机的输入设备，用于输入用户指令。
微机原理ppt
类型0中断 入口 (除法 出错 ) 类型1中断 入口 (单步 中断 ) 类型2中断 入口 ( MI ) N 类型3中断 入口 (断点 中断 ) 类型4中断 入口 (溢出 中断 ) 类型5中断 入口
IP CS IP CS
…
07F 080
类型31中断 入口 类型32中断 入口
…
3FC 类型255中断 入口 15 8 7 0 IP CS
存储器的地址分配和片选问题 控制信号的连接
存储器芯片片选端的处理
线选法 地址的高位直接作为各个芯片的片 选信号，在寻址时只有一位有效来 使片选信号有效的方法称为线选法。 完全译码法 全部高位地址译码产生片选信号。 部分译码法 用部分高位地址进行译码产生片 选信号。
I/O接口的主要功能
8086/8088 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC（5V） AD15/A15 A16/S3 A17/S4 A18/S5 A19/S6 /BHE/S7 HIGH（SSO） MN//MX /RD HOLD（/RQ//GT0） HLDA（/RQ//GT1） /WR（/LOCK） M//IO（/S2） DT//R（/S1） /DEN（/S0） ALE（QS0） /INTA（QS1） /TEST READY RESET
INTn 指令 (软件 中断 )
非屏 蔽中 断请 求 NMI
中断逻辑 INTR
INT3 指令
INTO 指令
单步中断
除数为 0中断
中 断 控 制 系 统 (8259A) 硬件 中断
微机原理与接口技术课件 10.串口
1 0 1 0 0 起始位 0 数据位 低 高 应用：早期电传机
2.特点：是一个字符一个字符传输
9
①每个字符总是以起始位开始（“0”），以停止位（“1”）结束
0 1 0 1 停 止 位 校验位
空 闲 位
1 0 0 0 1
面向字符的同步通信格式
1.功能： 是一次传送若干个字符组成的数据块(数据帧)，并且 规定了10个特殊字符作为这个数据块的开头与结束标志以 及整个传输过程的控制信息。
第十讲
串口与8251
1
Байду номын сангаас
主要内容
串行通信的相关概念;
8251的组成和工作方式; 8251的应用;
2
串行通信与并行通信
…
微机 或 I/O设 备 微机 或 I/O设 备
微机
微机
(a)
并行通信和串行通信
(b)
3
串行通信的基本概念
串行通信：在单根导线上将二进制数一位一 位顺序传输。 ●每个时间单位仅传送一位信息； ●每个数据的各位依次传送。 优点： ●传输线的数目少，成本低，传输距离远； ●可利用电话线进行信息传送。
D3=1,发中止字符（空号） =0，正常操作 D0=1,允许发送 =0，禁止发送 D =1,允许接收
2
=0，禁止接收
D1=1,已准备好 =0，正常操作
停止位 （同步） ×0=内同步 ×1=外同步 0×=双同步 1×=单同步
奇偶校验
字符长度 00=5位 01=6位 10=7位 11=8位
波特因子 00=同步 01=×1 异步 10=×16 － 11=×64 －
（异步） ×0=无校验 00=不用 01=奇校验 01=1位 11=偶校验 10=1.5位 11=2位
2.特点：是一个字符一个字符传输
9
①每个字符总是以起始位开始（“0”），以停止位（“1”）结束
0 1 0 1 停 止 位 校验位
空 闲 位
1 0 0 0 1
面向字符的同步通信格式
1.功能： 是一次传送若干个字符组成的数据块(数据帧)，并且 规定了10个特殊字符作为这个数据块的开头与结束标志以 及整个传输过程的控制信息。
第十讲
串口与8251
1
Байду номын сангаас
主要内容
串行通信的相关概念;
8251的组成和工作方式; 8251的应用;
2
串行通信与并行通信
…
微机 或 I/O设 备 微机 或 I/O设 备
微机
微机
(a)
并行通信和串行通信
(b)
3
串行通信的基本概念
串行通信：在单根导线上将二进制数一位一 位顺序传输。 ●每个时间单位仅传送一位信息； ●每个数据的各位依次传送。 优点： ●传输线的数目少，成本低，传输距离远； ●可利用电话线进行信息传送。
D3=1,发中止字符（空号） =0，正常操作 D0=1,允许发送 =0，禁止发送 D =1,允许接收
2
=0，禁止接收
D1=1,已准备好 =0，正常操作
停止位 （同步） ×0=内同步 ×1=外同步 0×=双同步 1×=单同步
奇偶校验
字符长度 00=5位 01=6位 10=7位 11=8位
波特因子 00=同步 01=×1 异步 10=×16 － 11=×64 －
（异步） ×0=无校验 00=不用 01=奇校验 01=1位 11=偶校验 10=1.5位 11=2位
微机原理与嵌入式接口技术(刘显荣)课件章 (10)
10.1.2 扩展的基本方法 按不同电路间时序逻辑匹配的方式， 嵌入式系统接口有
四种基本的扩展方法： 专用接口芯片扩展、 I/O模拟时序接 口扩展、 时序可编程芯片扩展和通信扩展。
1. 专用接口芯片扩展 在通用计算机领域， 对 CPU和相应的接口芯片的需求比 较大， 可以大批量生产以降低成本。 另外由于是通用的， CPU和接口芯片的种类不是太多。
第10章 嵌入式接口技术
SPI时序的总体要求是： 确保数据位在前一个时钟沿输出， 接收方在后一个时钟沿读取数据， 这样是最稳定的通信方式。
第10章 嵌入式接口技术 图10.6 SPI总线的环形结构
第10章 嵌入式接口技术
10.3.2 SPI从机选择 由于不具备总线仲裁能力，SPI总线上只能有一个主机，
第10章 嵌入式接口术 图 10.3 1602 字符液晶模块操作时序
第10章 嵌入式接口技术
第10章 嵌入式接口技术
第10章 嵌入式接口技术
10.2.3 STM32扩展1602 1. 硬件设计
STM32扩展 1602 的具体电路如图 10.4 所示。 虽然 1602 的工作电压是 5 Ｖ， 但是其数据、 状态和控制引脚为 TTL 电平， 和STM32的输出电平兼容， 引脚可以直接相连。 另外， 还可以用上拉电阻配合 MCU 的 OC 输出实现电平匹配， 不过 此时应该选择 5 Ｖ 兼容的STM32 接口线与 1602 液晶相连。
第10章 嵌入式接口技术
如图 10.1 所示，8086CPU与8255A的数据总线、 控制总 线直接相连， 地址总线基本也直接相连， 只有地址总线高位 上有译码电路， 这是因为在总线上往往挂有多个芯片， 在某 个时刻 CPU只能选中一个芯片， 与之建立联系。 因此必须利 用高位地址总线的译码结果选择芯片， 即高位地址 完成芯片选择， 低位地址完成片内寄存器/ 数据单元的选择。 数据与控制总线直连， 是专用接口芯片与CPU相连的一般规律。
四种基本的扩展方法： 专用接口芯片扩展、 I/O模拟时序接 口扩展、 时序可编程芯片扩展和通信扩展。
1. 专用接口芯片扩展 在通用计算机领域， 对 CPU和相应的接口芯片的需求比 较大， 可以大批量生产以降低成本。 另外由于是通用的， CPU和接口芯片的种类不是太多。
第10章 嵌入式接口技术
SPI时序的总体要求是： 确保数据位在前一个时钟沿输出， 接收方在后一个时钟沿读取数据， 这样是最稳定的通信方式。
第10章 嵌入式接口技术 图10.6 SPI总线的环形结构
第10章 嵌入式接口技术
10.3.2 SPI从机选择 由于不具备总线仲裁能力，SPI总线上只能有一个主机，
第10章 嵌入式接口术 图 10.3 1602 字符液晶模块操作时序
第10章 嵌入式接口技术
第10章 嵌入式接口技术
第10章 嵌入式接口技术
10.2.3 STM32扩展1602 1. 硬件设计
STM32扩展 1602 的具体电路如图 10.4 所示。 虽然 1602 的工作电压是 5 Ｖ， 但是其数据、 状态和控制引脚为 TTL 电平， 和STM32的输出电平兼容， 引脚可以直接相连。 另外， 还可以用上拉电阻配合 MCU 的 OC 输出实现电平匹配， 不过 此时应该选择 5 Ｖ 兼容的STM32 接口线与 1602 液晶相连。
第10章 嵌入式接口技术
如图 10.1 所示，8086CPU与8255A的数据总线、 控制总 线直接相连， 地址总线基本也直接相连， 只有地址总线高位 上有译码电路， 这是因为在总线上往往挂有多个芯片， 在某 个时刻 CPU只能选中一个芯片， 与之建立联系。 因此必须利 用高位地址总线的译码结果选择芯片， 即高位地址 完成芯片选择， 低位地址完成片内寄存器/ 数据单元的选择。 数据与控制总线直连， 是专用接口芯片与CPU相连的一般规律。
《微机原理及单片机应用技术》课件第10章 定时器原理及应用
10.2 基本定时器
基本定时器TIM6和TIM7只具备最基本的定时功能，就是累加的时钟脉数超过预定值 时，能触发中断或触发DMA请求。由于在芯片内部与DAC外设相连，可通过触发输出 驱动DAC，也可以作为其他通用定时器的时钟基准。基本定时器框图见图
这两个基本定时器使用的时 钟 源 都 是 TIMxCLK ， 时 钟 源 经 过PSC预分频器输入至脉冲计数 器TIMx_CNT，基本定时器只能 工作在向上计数模式，在重载寄 存器TIMx_ARR中保存的是定时 器的溢出值。
第10章 定时器原理及应用
本章主要内容
10.1 定时器概述 10.2 基本定时器 10.3 通用定时器 10.4 高级定时器 10.5 STM32F10x定时器相关库函数 10.6 STM32F103定时器开发实例
10.1 定时器的概述
本章讲述微控制器另一个基本的片上外设--定时器。定时器是微控制器必备的片上外 设。微控制器中的定时器实际上是一个计数器，可以对内部脉冲/外部输入进行计数， 不仅具有基本的计数/延时功能，还具有输入捕获、输出比较和PWM输出等高级功能。 定时器的资源十分丰富，包括高级控制定时器、通用定时器和基本定时器。
在低容量和中容量的STM32F103XX系列产品中，以及互连型产品STM32F105XX系 列和STM32F107XX系列中，只有一个高级控制定时器TIM1。而在高容量和超大容量的 STM32F103XX系列产品中，有两个高级控制定时器TIM1和TIM8。 在所有的STM32F10XXX系列产品中，都有通用定时器TIM2~TIM5
10.3.2 时基单元
STM32的通用定时器的时基单元包含计数器（TIMx_CNT）、预分频器（TIMx_PSC）、 和自动装置寄存器（TIMx_ARR）等，如图所示。计数器、自动装载寄存器和预分频 器可以由软件进行读/写操作，在计数器运行时仍可读/写。
微机原理教学PPT
功能 4. 微型计算机的应用概况
3
第一章：概述——微机原理的课 程内容、学习目的
•
研究微型计算机的基本工作原理以及微型计算机接口技术（如中断控 制接口、定时/计数控制接口、并行/串行通信接口等）的课程。
冯·诺依曼体系结构 1. 能把需要的程序和数据送至计算机中。 （输入） 2. 必须具有长期记忆程序、数据、中间结果及最终运 算结果的能力。 （存储） 3. 能够完成各种算术、逻辑运算和数据传送等数据加 工处理的能力。 （运算） 4. 能够根据需要控制程序走向，并能根据指令控制机 器的各部件协调操作。 （控制） 5. 能够按照要求将处理结果输出给用户。（输出） 简单地其工作过程是取指令(代码)→分析指令(译码) →执行指令的不断循环的过程。
微型计算机技术及其应用
——第一章：概述
1
第一章：概述
1. 微机原理课程的内容、学习目的
2. 微型计算机的发展概况 3. 微型计算机系统的基本组成和各部件
功能 4. 微型计算机的应用概况
2
第一章：概述
1. 微机原理课程的内容、学习目的
2. 微型计算机的发展概况
3. 微型计算机系统的基本组成和各部件
第一章：概述——微型计算机系统的 基本组成和各部件功能
各种接口卡
24
第一章：概述——微型计算机系统的 基本组成和各部件功能
主板
25
Байду номын сангаас
第一章：概述——微型计算机系统的 基本组成和各部件功能
主板是机箱中最大的一块集成电路板，在它上面
集成有CPU插座、内存插座、扩展卡插座、输入 输出系统、总线系统、电源接口等。 地址总线(AB) ：是用来传送地址信息的信号线。 地址总线的位数决定了CPU可以直接寻址的内存 空间的大小。地址总是从CPU发出的，所以地址 总线是单向的三态总线。 数据总线(DB)：数据总线是CPU用来传送数据信 息的信号线。数据总线是双向三态总线。 控制总线(CB)：控制总线是用来传送控制信号的 一组总线。控制总线有的为单向，有的为双向或 三态，有的为非三态，取决于具体的信号线。
微机原理与接口技术(第三版) (10)[88页]
![微机原理与接口技术(第三版) (10)[88页]](https://img.taocdn.com/s3/m/2c8347321711cc7931b716e5.png)
第10章 人机接口技术
10.1.2 人机接口的功能 人机接口是计算机同人机交互设备之间实现信息传输的
控制电路。主机和外设之间进行信息交换为什么一定要通过 接口呢？这是因为主机和外设在信息形式和工作速度上具有 很大的差异，接口正是为了解决这些差异而设置的。图10.1 为常见的主机、人机接口、外设的连接示意图。
第10章 人机接口技术
【例10-2】 根据图10.3所示的8 × 8键盘的硬件连接， 利用行反转法识别闭合键的键值。行端口和列端口分别接在 8255的A端口和B端口。
程序中CALL DELAY指令的作用是延时以消除键的抖 动。由于键盘的结构及操作员的操作，当一个键被按下或释 放以后，键往往要闭合断开几次才能稳定闭合或释放，这段 时间一般不大于10 ms。对操作员来说极短，但对CPU来说 很长，可能引起识别出错。因此在识别键时必须去抖动。可 以用硬件的方法去抖动，但软件去抖动也非常容易，只要延 时一段时间等抖动消失以后再读入键码，就可以消除抖动对 识别键的影响。
个键对应I/O端口的一位，无键闭合时各位均处于高电平。
图10.2 线性键盘示意图
第10章 人机接口技术
2) 矩阵式键盘 通常用的键盘是矩阵式结构，如图10.3所示。有一M × N个键的键盘，若采用简单键盘设计方法，则需要M × N位 端口，而采用矩阵式结构以后，便只要M + N位端口。图 10.3为一个8 × 8键盘，有64个键。只要用两个8位I/O端口 即可。
第10章 人机接口技术
图10.3 矩阵式键Байду номын сангаас示意图
第10章 人机接口技术
识别矩阵式键盘闭合键的方法有两种：行扫描法与行反 转法。
行扫描法识别闭合键的原理是：先通过行端口输出数据， 使第0行接低电平，其余行为高电平：然后从列端口读入列 线状态，检查是否有列线为低电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
二是计数过程中可重新装入计数初值。
另外，若设置初值为N，则输出信号OUT是在 N+1个CLK脉冲之后才变高的。
24.10.2020
13
2、方式1——可编程单稳触发器 可编程单稳触发器方式必须注意以下几点：
图10.6 方式1波形图
24.10.2020
14
（1）OUT信号
控制字写入后，OUT变高电平，CPU写入计数初始值 后，计数器并不计数，直到GATE信号后OUT变为低电平。 直到计数器减到0时，OUT输出才变为高电平。
提供计数器／定时器当前所处的状态，这些状态有利于了 解计数器／定时器某时刻的内部情况。
5、计数器
计数2器4.10实.20际20 是一个具有减“1”功能的减法器。
4
计数器对外有三个重要信号，现说明如下： （1）OUT信号 （2）CLK信号
CLK是一个输入信号，它决定了计数速率。 定时器所能实现的定时时间取决于计数脉冲的频率和计数器 的初值，即：
当初始值为奇数时，输出方波的高电平占
（N＋1）／2个输入时钟周期，低电平占（N－ 1）／2个输入时钟周期。
计数过程中，CPU可改写初始值，但当前
计数周期不受影响，在下ቤተ መጻሕፍቲ ባይዱ个计数周期就按新
的初始值重新开始计数。
24.10.2020
为高电平时，计数器才开始递减计数。GATE端 每一次由低到高的跳变触发，都将引起一次重 新从CR向 CE的装入操作。
（3）初始值
计数过程中，CPU可改写初始值，但当前 计数过程不受影响，计数将按原来的初始值减 到0，OUT输出一个负脉冲，计数器装入新的初 始值后重新开始计数。
24.10.2020
17
2）2～10MHz的计数频率：每个计数器的计数频率范围为0～ 2MHz，其改进型8254－2的计数频率 范围为0～10MHz。
3）2种数制计数：每个计数器都可以按照二进制或十进制计 数。
4）6种工作方式：每个计数通道都有6种工作方式，可由程序 设置或改变。
5）与TTL兼容：所有输入/输出引脚都与TTL兼容。
第10章 计数器/定时器接口芯片8253
实现定时／计数功能的常用方法可归纳为以下三种： （1）软件定时 （2）纯硬件定时 （3）可编程定时器
24.10.2020
1
10.1 可编程计数器／定时器的基本工作原理
10.1.1 基本功能
以8253芯片为例来说明其基本功能，大致可概括为以下五点：
1）3个计数器：每个8253芯片上有3个独立的16位计数通道。
24.10.2020
8
(3) 计数器 (4)控制寄存器
24.10.2020
图10.3 8253计数器结构图
9
10.3 8253的控制字
24.10.2020
图10.4 8253的控制字
10
1、计数方式的设定 8253有两种计数方式：二进制计数和BCD码计数。选择数制采用控
制字的D0位来设定。 2、工作方式的设定 8253有6种工作方式：方式0～方式5。 3、读写格式的设定
24.10.2020
15
3、方式2——分频器 分频器方式必须注意以下几点：
24.10.2020
图10.7 方式2波形图
16
（1）OUT信号
OUT信号是输入时钟按照计数值N次分频后 的一个连续脉冲。此方式可以作为一个脉冲速 率发生器或用于产生实时时钟中断。
（2）GATE信号
计数器的初始值写入后，只有当GATE引脚
24.10.2020
2
10.1.2 基本工作原理
24.10.2020图10.1 计数器／定时器的基本原理图
3
1、控制寄存器
控制寄存器是从数据总线缓冲器中接收控制字，以确定计 数器的操作方式。
2、初始值寄存器
用来存放计数器所需要的初始值。
3、计数输出寄存器
用来存放计数器中的内容，可由CPU读出。
4、 状态寄存器
24.10.2020
7
表10-1 8253输入信号与各功能的对应关系
CS RD WR
010 010 010 010 001 001 001
A1 A0
00 01 10 11 00 01 10
功能
对计数器0设置计数初值 对计数器1设置计数初值 对计数器2设置计数初值 设置控制字或给一个命令 从计数器0读出计数值 从计数器1读出计数值 从计数器2读出计数值
（2）GATE信号
GATE信号在方式1中起触发信号作用。CPU写入计数 值后，计数器必须由GATE信号触发才开始计数。允许 GATE信号多次触发，计数过程中，外部可发GATE脉冲 进行再触发。
（3）初始值
计数过程中，CPU可改写初始值，但计数过程不受影 响，计数将按原来的初始值减到0，在GATE信号再次触 发后，才会按新的初始值重新开始计数。
8253有4种写入计数初值格式或读计数值格式的设定，选择 读写格式采用控制字的D5、D4位来设定。 4、计数器通道的选择
24.10.2020
11
10.4 8253的工作方式 10.4.1 8253的6种工作方式 1、方式0——计数结束中断方式 计数结束中断方式必须注意以下几点：
24.10.2020
图10.5 方式0波形图
12
（1）OUT信号
控制字写入后，OUT变低电平，直到计数 器减到0时才变为高电平。OUT输出可以作为计 数结束的中断信号。
（2）GATE信号
计数器受GATE信号控制，当GATE＝0时，停 止计数器的计数操作；当GATE＝1时，计数器 继续计数。
（3）初始值
一是每次装入初始值后计数器只计数一遍。
定时时间＝时钟脉冲周期*预置的计数初值 （3）GATE信号
GATE是一个门控输入信号。
24.10.2020
5
10.2 8253的内部结构及引脚
24.10.2020 图10.2 8253的内部结构及引脚图
6
(1) 数据总线缓冲器 (2) 读/写逻辑电路 各控制信号及作用如下：
A1和A0：端口选择信号。 RD：读信号，低电平有效。 WR：写信号，低电平有效。 CS：片选信号，低电平有效。
4、方式3——方波发生器 方波发生器方式必须注意以下几点：
24.10.2020
图10.8 方式3波形图
18
（1）OUT信号
方式3的OUT信号与方式2的工作类似，输 出均为周期性的，但方式3的输出为方波。
（2）GATE信号
方式3的GATE信号与方式2的作用相同。
（3）初始值
当初始值为偶数时，输出方波的占空比一 定为50％（N／2）。
另外，若设置初值为N，则输出信号OUT是在 N+1个CLK脉冲之后才变高的。
24.10.2020
13
2、方式1——可编程单稳触发器 可编程单稳触发器方式必须注意以下几点：
图10.6 方式1波形图
24.10.2020
14
（1）OUT信号
控制字写入后，OUT变高电平，CPU写入计数初始值 后，计数器并不计数，直到GATE信号后OUT变为低电平。 直到计数器减到0时，OUT输出才变为高电平。
提供计数器／定时器当前所处的状态，这些状态有利于了 解计数器／定时器某时刻的内部情况。
5、计数器
计数2器4.10实.20际20 是一个具有减“1”功能的减法器。
4
计数器对外有三个重要信号，现说明如下： （1）OUT信号 （2）CLK信号
CLK是一个输入信号，它决定了计数速率。 定时器所能实现的定时时间取决于计数脉冲的频率和计数器 的初值，即：
当初始值为奇数时，输出方波的高电平占
（N＋1）／2个输入时钟周期，低电平占（N－ 1）／2个输入时钟周期。
计数过程中，CPU可改写初始值，但当前
计数周期不受影响，在下ቤተ መጻሕፍቲ ባይዱ个计数周期就按新
的初始值重新开始计数。
24.10.2020
为高电平时，计数器才开始递减计数。GATE端 每一次由低到高的跳变触发，都将引起一次重 新从CR向 CE的装入操作。
（3）初始值
计数过程中，CPU可改写初始值，但当前 计数过程不受影响，计数将按原来的初始值减 到0，OUT输出一个负脉冲，计数器装入新的初 始值后重新开始计数。
24.10.2020
17
2）2～10MHz的计数频率：每个计数器的计数频率范围为0～ 2MHz，其改进型8254－2的计数频率 范围为0～10MHz。
3）2种数制计数：每个计数器都可以按照二进制或十进制计 数。
4）6种工作方式：每个计数通道都有6种工作方式，可由程序 设置或改变。
5）与TTL兼容：所有输入/输出引脚都与TTL兼容。
第10章 计数器/定时器接口芯片8253
实现定时／计数功能的常用方法可归纳为以下三种： （1）软件定时 （2）纯硬件定时 （3）可编程定时器
24.10.2020
1
10.1 可编程计数器／定时器的基本工作原理
10.1.1 基本功能
以8253芯片为例来说明其基本功能，大致可概括为以下五点：
1）3个计数器：每个8253芯片上有3个独立的16位计数通道。
24.10.2020
8
(3) 计数器 (4)控制寄存器
24.10.2020
图10.3 8253计数器结构图
9
10.3 8253的控制字
24.10.2020
图10.4 8253的控制字
10
1、计数方式的设定 8253有两种计数方式：二进制计数和BCD码计数。选择数制采用控
制字的D0位来设定。 2、工作方式的设定 8253有6种工作方式：方式0～方式5。 3、读写格式的设定
24.10.2020
15
3、方式2——分频器 分频器方式必须注意以下几点：
24.10.2020
图10.7 方式2波形图
16
（1）OUT信号
OUT信号是输入时钟按照计数值N次分频后 的一个连续脉冲。此方式可以作为一个脉冲速 率发生器或用于产生实时时钟中断。
（2）GATE信号
计数器的初始值写入后，只有当GATE引脚
24.10.2020
2
10.1.2 基本工作原理
24.10.2020图10.1 计数器／定时器的基本原理图
3
1、控制寄存器
控制寄存器是从数据总线缓冲器中接收控制字，以确定计 数器的操作方式。
2、初始值寄存器
用来存放计数器所需要的初始值。
3、计数输出寄存器
用来存放计数器中的内容，可由CPU读出。
4、 状态寄存器
24.10.2020
7
表10-1 8253输入信号与各功能的对应关系
CS RD WR
010 010 010 010 001 001 001
A1 A0
00 01 10 11 00 01 10
功能
对计数器0设置计数初值 对计数器1设置计数初值 对计数器2设置计数初值 设置控制字或给一个命令 从计数器0读出计数值 从计数器1读出计数值 从计数器2读出计数值
（2）GATE信号
GATE信号在方式1中起触发信号作用。CPU写入计数 值后，计数器必须由GATE信号触发才开始计数。允许 GATE信号多次触发，计数过程中，外部可发GATE脉冲 进行再触发。
（3）初始值
计数过程中，CPU可改写初始值，但计数过程不受影 响，计数将按原来的初始值减到0，在GATE信号再次触 发后，才会按新的初始值重新开始计数。
8253有4种写入计数初值格式或读计数值格式的设定，选择 读写格式采用控制字的D5、D4位来设定。 4、计数器通道的选择
24.10.2020
11
10.4 8253的工作方式 10.4.1 8253的6种工作方式 1、方式0——计数结束中断方式 计数结束中断方式必须注意以下几点：
24.10.2020
图10.5 方式0波形图
12
（1）OUT信号
控制字写入后，OUT变低电平，直到计数 器减到0时才变为高电平。OUT输出可以作为计 数结束的中断信号。
（2）GATE信号
计数器受GATE信号控制，当GATE＝0时，停 止计数器的计数操作；当GATE＝1时，计数器 继续计数。
（3）初始值
一是每次装入初始值后计数器只计数一遍。
定时时间＝时钟脉冲周期*预置的计数初值 （3）GATE信号
GATE是一个门控输入信号。
24.10.2020
5
10.2 8253的内部结构及引脚
24.10.2020 图10.2 8253的内部结构及引脚图
6
(1) 数据总线缓冲器 (2) 读/写逻辑电路 各控制信号及作用如下：
A1和A0：端口选择信号。 RD：读信号，低电平有效。 WR：写信号，低电平有效。 CS：片选信号，低电平有效。
4、方式3——方波发生器 方波发生器方式必须注意以下几点：
24.10.2020
图10.8 方式3波形图
18
（1）OUT信号
方式3的OUT信号与方式2的工作类似，输 出均为周期性的，但方式3的输出为方波。
（2）GATE信号
方式3的GATE信号与方式2的作用相同。
（3）初始值
当初始值为偶数时，输出方波的占空比一 定为50％（N／2）。