电平信号及接口电路
电平信号【2】
电平是什么?电平电，我们在日常生活、工作中都经常用到，但不知道大家对“电平是什么?”是否知道呢？本文收集整理了一些资料，希望本文能对各位读者有比较大的参考价值。
概念“电平”就是指电路中两点或几点在相同阻抗下电量的相对比值。
这里的电量自然指“电功率”、“电压”、“电流”并将倍数化为对数，用“分贝”表示，记作“dB”。
分别记作：10lg(P2/P1)、20lg(U2/U1)、20lg(I2/I1)上式中P、U、I分别是电功率、电压、电流。
使用“dB”有两个好处：其一读写、计算方便。
如多级放大器的总放大倍数为各级放大倍数相乘，用分贝则可改用相加。
其二能如实地反映人对声音的感觉。
实践证明，声音的分贝数增加或减少一倍，人耳听觉响度也提高或降低一倍。
即人耳听觉与声音功率分贝数成正比。
简介人们在初学“电”的时候，往往把抽象的电学概念用水的具体现象进行比喻。
如水流比电流、水压似电压、水阻喻电阻。
解释“电平”不妨如法炮制。
我们说的“水平”，词典中解释与水平面平行、或在某方面达到一定高度，引申指事物在同等条件下的比较结论。
如人们常说到张某工作很有水平、李某办事水平很差。
这样的话都知其含义所在。
即指“张某”与“李某”相比而言。
故借“水平”来比喻“电平”能使人便于理解。
电平目前，电平在当代的应用可谓是越来越广泛。
综上所述，本文已为讲解电平的概念和简介，相信大家对电平的认识越来越深入，希望本文能对各位读者有比较大的参考价值。
电平信号信号，我们在日常生活、工作中都经常用到，但不知道大家对“电平信号”是否知道呢？本文收集整理了一些资料，希望本文能对各位读者有比较大的参考价值。
电平信号TTL电平-规定范围电平是个电压范围，规定输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
单片机与电脑接口(TTL与RS232电平模拟转换)电路及工作原理
2010年11月28日21:381.先介绍电脑上与单片机进行通讯的接口的名称（1）一般是用电脑串口来进行通讯的，平常大家说的电脑的串口是指台式电脑主机后面的九针接口，如下图这个接口有个专业的名称，叫RS23接口，而RS232接口是串口通讯的一种，其实所谓的接口，我的理解就是一种通信协议，规定了传输电平，传输方式，及怎么传输数据等等。
协议标准规定采用一个25个脚的DB25连接器，还规定了连接器的每个引脚的信号内容，同时还对各种信号的电平加以规定。
但随着设备的不断改进，出现了代替DB25的DB9接口，现在都把RS232接口叫做DB9。
(2)电脑上的RS232接口采用的是负逻辑电平：-15~-3表示逻辑1；+15~+3表示逻辑0；电压值通常在7V左右(3)我们可以使用串口电缆直接连接两台PC机的串口，实现两台PC机的串口通讯。
但是PC机和单片机的通讯却不能够用电缆直接进行连接，原因是PC机RS232串口的电平标准和单片机的TTL电平不一致，因此单片机和PC机之间的串口通讯必须要有一个RS232/TTL电平转换电路。
通常这个电路都选择专用的RS232接口电平转换集成电路进行设计，如MAX232、HIN232等。
2.单片机串口输出的逻辑电平单片机的串口输出电路采用的逻辑电平是TTL电平。
这种电平信号由TTL器件产生的，一般的芯片，如运放，数字器件等...TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V3.单片机与电脑串口的连接首先解决的就是逻辑接口电平的问题，其次就是通信方法及方式的问题（1）在这里我们可以使用集成芯片MAX232，这是一款专门用来进行信号电平的转换的芯片，使用起来简单方便，这里把电路贴出。
（2）当然，我们也可以使用分立元件来搭建RS232电平转换电路以供我们实验使用，下图给出了一个常见电路，只要器件完好，电路焊接完毕后即可正常工作，经实际使用，效果良好。
电路设计中的通信接口通信接口设计的基本原理和方法
电路设计中的通信接口通信接口设计的基本原理和方法通信接口在电路设计中起着至关重要的作用，它负责连接各种电子设备和系统，实现数据传输和通信功能。
本文将介绍通信接口设计的基本原理和方法，以帮助读者更好地理解和应用于实际电路设计中。
一、通信接口的基本原理通信接口的设计基于通信原理和电路设计的基本原理。
通信原理主要包括信号传输、编码和解码、调制和解调等基本概念。
电路设计的基本原理包括电路的连接、信号放大、滤波和保护等方面。
通信接口的基本原理主要有以下几个方面：1. 信号传输：通信接口设计需要考虑信号的传输方式，如串行传输和并行传输。
串行传输适用于长距离传输和高速传输，而并行传输适用于短距离传输和低速传输。
2. 信号编码和解码：通信接口需要对信号进行编码和解码，以确保数据的准确传输。
常用的编码方式有二进制编码和差分编码等。
3. 调制和解调：通信接口设计需要考虑信号的调制和解调方式，以实现数据的传输和接收。
调制方式有幅度调制、频率调制和相位调制等。
4. 噪声和干扰抑制：通信接口设计需要考虑信号的抗干扰能力，采取适当的抗干扰措施，如滤波和屏蔽等，以提高系统的信号质量和可靠性。
5. 电源和地线设计：通信接口设计还需要考虑电源和地线的设计，保证系统的电源稳定和地线的良好连接，以提供可靠的电源和信号环境。
二、通信接口设计的方法通信接口设计涉及到多个方面的考虑和技术，下面介绍几种常用的通信接口设计方法：1. 标准接口设计：通信接口设计可以参考各种标准接口规范，如USB、UART、SPI、I2C等接口标准。
这些标准接口规范提供了通信接口的连接方式、信号电平、通信协议等详细要求，使得接口设计更加规范和统一。
2. 数据传输速率匹配：通信接口设计需要根据连接的设备或系统之间的数据传输速率进行匹配。
如果传输速率不匹配，可能导致数据传输错误或数据丢失。
3. 信号电平匹配：通信接口设计需要考虑信号电平的匹配，以保证数据的正确传输。
带隔离结构的TTL电平转串口通讯接口的电路
专利名称：带隔离结构的TTL电平转串口通讯接口的电路专利类型：实用新型专利
发明人：彭卫彤
申请号：CN202122326611.3
申请日：20210924
公开号：CN215642689U
公开日：
20220125
专利内容由知识产权出版社提供
摘要：本实用新型涉及一种带隔离结构的TTL电平转串口通讯接口的电路，包括控制板接线端子、通讯接口和隔离电源电路；在控制板接线端子和通讯接口之间设置有隔离元件和电平转换电路；控制板接线端子的信号传输引脚连接至隔离元件的第一端；隔离元件的第二端连接至电平转换电路的第一端；电平转换电路的第二端连接通讯接口的信号传输引脚；控制板接线端子的电压引脚和接地引脚分别连接至隔离元件的电源端和接地端；隔离电压输出端和隔离电源接地端分别连接至电平转换电路的电源端和接地端。
本实用新型降低了控制板接线端子和通讯接口之间的相互影响，增加了系统的稳定性和容错性。
申请人：无锡市欧凯电子有限公司
地址：214145 江苏省无锡市新吴区鸿山街道大新村金马路东A2号
国籍：CN
代理机构：无锡睿升知识产权代理事务所(普通合伙)
代理人：张悦
更多信息请下载全文后查看。
(完整版)LVDS接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
E1接口电路原理.ppt
E1信号传输距离
通信电缆
2Mbit/s电缆
类型 类 型 类型
I
II III
接口阻抗(欧姆)
120 75 75
外护套单对/单管电缆外最长使用长度(m)
226 154 180
FPGA芯片发出E1 P端波形，发送到74LS240输入端 240输出端送出波形，发送到变压器输入端 变压器经过电平变换后输出端送出波形
E1接口电路原理
作者 开发部：王大伟
一、概述
本次讲座的主要内容是E1接口电路。 E1接口 电路是E1插口与E1信号处理芯片之间的部分，这 一部分电路主要作用有如下几点： 1、电平变换 2、网络隔离 3、滤波、整形
图1、E1接口电路例图
二、E1信号说明
E1信号要用4根线传输，分别为IN+,IN,OUT+,OUT-。在传输过程中有两种方式：平衡方式 和非平衡方式。
放映结束，谢谢大家！
图2、发送端P端各点波形
三、发送端说明
发送端主要有两部分组成：驱动器74LS240, 变压器PT28-2003H。
74LS240的主要作用是驱动FPGA的E1输出信 号。
变压器的主要作用是电平调整和变换。
其电平变化过程如下图：
变压器输入端以第二个波形(N端信号)为基准信号同第 一个波形（P端信号）比较，输出结果如第三个波形。
6DB衰减问题
国标要求E1接口必须能通过6DB衰减不影响业 务的测试，这一性能主要是由接口电路接收芯片 的自身性能决定的。如果衰减后电平值过低，低 于接收器的接收极限值，接受器就不输出，导致 FPGA收不到E1信号。如果遇到这个问题，可以通 过调节接口电路的部分电阻值来调节接受器的基 准判决电平。在例图1中，可以调节R45和R54,通 过它们使得A、B点电平值降低，从而使-INA、INB、-INC、-IND收电平值降低。MC3486输出信号 是+IN与-IN比较得来的，降低-IN相当于使极限值 增大。
ECL电平、LVDS电平、TTL电平
ECL电平、LVDS电平、TTL电平2008年10月29日星期三 10:07在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1 几种常用高速逻辑电平1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS的典型工作原理如图1所示。
最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。
当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。
LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。
这两个标准中都着重定义了LVDS的电特性，包括：① 低摆幅（约为350 mV）。
低电流驱动模式意味着可实现高速传输。
ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。
② 低压摆幅。
恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。
这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。
③ 具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差分传输形式，使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力。
所以，LVDS具有高速、超低功耗、低噪声和低成本的优良特性。
电路接口类型,这七个太常用了
电路接口类型，这七个太常用了我们知道，在电路系统的各个子模块进行数据交换时可能会存在一些问题导致信号无法正常、高质量地“流通”，例如有时电路子模块各自的工作时序有偏差(如CPU与外设)或者各自的信号类型不一致(如传感器检测光信号)等，这时我们应该考虑通过相应的接口方式来很好地处理这个问题。
下面就电路设计中7个常用的接口类型的关键点进行说明一下：(1)TTL电平接口：这个接口类型基本是老生常谈的吧，从上大学学习模拟电路、数字电路开始，对于一般的电路设计，TTL电平接口基本就脱不了“干系”!它的速度一般限制在30MHz以内，这是由于BJT的输入端存在几个pF的输入电容的缘故(构成一个LPF)，输入信号超过一定频率的话，信号就将“丢失”。
它的驱动能力一般最大为几十个毫安。
正常工作的信号电压一般较高，要是把它和信号电压较低的ECL电路接近时会产生比较明显的串扰问题。
(2)CMOS电平接口：我们对它也不陌生，也是经常和它打交道了，一些关于CMOS的半导体特性在这里就不必啰嗦了。
许多人都知道的是，正常情况下CMOS的功耗和抗干扰能力远优于TTL。
但是!鲜为人知的是，在高转换频率时，CMOS系列实际上却比TTL消耗更多的功率，至于为什么是这样，请去问半导体物理理论吧。
由于CMOS的工作电压目前已经可以很小了，有的FPGA内核工作电压甚至接近1.5V，这样就使得电平之间的噪声容限比TTL小了很多，因此更加加重了由于电压波动而引发的信号判断错误。
众所周知，CMOS电路的输入阻抗是很高的，因此，它的耦合电容容量可以很小，而不需要使用大的电解电容器了。
由于CMOS电路通常驱动能力较弱，所以必须先进行TTL转换后再驱动ECL电路。
此外，设计CMOS接口电路时，要注意避免容性负载过重，否则的话会使得上升时间变慢，而且驱动器件的功耗也将增加(因为容性负载并不耗费功率)。
(3)ECL电平接口：这可是计算机系统内部的老朋友啊!因为它的速度“跑”得够快，甚至可以跑到几百MHz!这是由于ECL内部的BJT在导通时并没有处于饱和状态，这样就可以减少BJT的导通和截止时间，工作速度自然也就可以提上去了。
RS232、RS485、TTL电平、CMOS电平
RS232、RS485、TTL电平、CMOS电平什么是TTL 电平、CMOS 电平、RS232 电平？它们有什么区别呢？一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。
（一）、TTL 电平标准输出L： 2.4V。
输入L： 2.0VTTL 器件输出低电平要小于0.8V，高电平要大于2.4V。
输入，低于1.2V 就认为是0，高于2.0 就认为是1。
于是TTL 电平的输入低电平的噪声容限就只有(0.8-0)/2=0.4V，高电平的噪声容限为(5-2.4)/2=1.3V。
（二）、CMOS 电平标准输出L：0.9*Vcc。
输入L：0.7*Vcc.由于CMOS 电源采用12V，则输入低于3.6V 为低电平，噪声容限为1.8V，高于3.5V 为高电平，噪声容限高为1.8V。
比TTL 有更高的噪声容限。
（三）、RS232 标准负逻辑：逻辑1 的电平为-3～-15V，逻辑0 的电平为+3～+15V，注意电平的定义反相了一次。
不足之处：（1）接口的信号电平值较高，易损坏接口电路的芯片，又因为与TTL 电平不兼容故需使用电平转换电路方能与TTL 电路连接。
（2）RS232 可做到双向传输，全双工通讯最高传输速率20kbps。
（3）接口使用一根信号线和一根信号返回线而构成共地的传输形式，这种共地传输容易产生共模干扰，所以抗噪声干扰性弱。
（4）传输距离有限，最大传输距离15 米。
（四）、RS485 标准逻辑1 的电平为+2～+6V，逻辑0 的电平为-2～-6V，双向传输，半双工通讯, 最高传输速率10Mbps最大传输距离约为1200mRS-485 接口是采用平衡驱动器和差分接收器的组合，抗共模干能力增强，即抗噪声干扰性好。
各种接口电平标准
1.什么是ECL电平？（1）ECL电平特点及其应用ECL(Emitter-Coupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路，如图2所示。
图2 ECL驱动器与接收器连接示意ECL电路的最大特点是其基本门电路工作在非饱和状态，因此ECL又称为非饱和性逻辑。
也正因为如此，ECL电路的最大优点是具有相当高的速度。
这种电路的平均延迟时间可达几个ns数量级甚至更少。
传统的ECL以VCC为零电压，VEE为-5.2 V电源，VOH=VCC-0.9 V=-0.9 V，VOL=VCC-1.7 V=-1.7 V，所以ECL电路的逻辑摆幅较小（仅约0.8 V）。
当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。
另外，ECL电路是由一个差分对管和一对射随器组成的，所以输入阻抗大，输出阻抗小，驱动能力强，信号检测能力高，差分输出，抗共模干扰能力强；但是由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以电路的功耗较大。
如果省掉ECL电路中的负电源，采用正电源的系统(+5 V)，可将VCC接到正电源而VEE 接到零点。
这样的电平通常被称为PECL（Positive Emitter Coupled Logic）。
如果采用+3.3 V 供电，则称为LVPECL。
当然，此时高低电平的定义也是不同的。
它的电路如图3、4所示。
其中，输出射随器工作在正电源范围内，其电流始终存在。
这样有利于提高开关速度，而且标准的输出负载是接50Ω至VCC-2 V的电平上。
在使用PECL电路时要注意加电源去耦电路，以免受噪声的干扰。
输出采用交流耦合还是直流耦合，对负载网络的形式将会提出不同的需求。
直流耦合的接口电路有两种工作模式：其一，对应于近距离传送的情况，采用发送端加到地偏置电阻，接收端加端接电阻模式；其二，对应于较远距离传送的情况，采用接收端通过电阻对提供截止电平VTT和50Ω的匹配负载的模式。
电平接口标准
. TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V，不论是3.3V还是5V 的TTL都一样的；CMOS的VIH/VIL一般是70%VCC/30%VCC，VOH/VOL一般是80% VCC/20%VCC，所以不同的电平不能互推！另外CMOS的速度比较快，一般的高速器件采用！常见逻辑电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low V oltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。
多用在处理器等高速芯片，使用时查看芯片手册就OK 了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL 电平输入脚悬空时是内部认为是高电平。
要下拉的话应用1k以下电阻下拉。
TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor??PMOS+NMOS。
TTL接口详解
1.TTL 接口一． TTL接口概述TTL，即Transistor Transistor Logic,译为：晶体管－晶体管逻辑。
TTL电平信号由TTL器件产生。
TTL器件是数字集成电路的一大门类，它采用双极性工艺制造，具有高速度、低功耗和品种多等特点。
TTL接口属于并行方式传输数据的接口，采用这种接口时，不必在液晶显示器的主板端和液晶面板端使用专用的接口电路。
“TTL输入接口电路”中的TTL主要是指传输信号的逻辑电平，TTL器件输出低电平小于就认为是低电平0，输出高于就是认为高电平1（液晶显示器的驱动板高电平一般为3V）也就是说TTL电平信号分高和低两个电平，分别表示1和0,由于数字电路中的数据一般用二进制不服表示，因此TTL电平信号可用来表示二进制数据。
另外，TTL电平信号对于数字设备内部的数据传输是很理想的，首先，TTL电平信号可以直接与集成电路连接，而不需要线路驱动器以及接收器电路;其次，数字设备内部的数据舆是在调整下进行的，而TTL接口的操作恰能满足这个要求。
采用TTL输入接口电路的液晶面板，其输入信号就是SCALER电路的输出信号（TTL电平信号），由于SCALER电路的输出信号直接采用高电压的TTL电平经电缆线传送到液晶面板的输入接口，信号电压高、连线多、传输电缆长，因此这种接口电路方式的抗干扰能力比较差，而且容易产生电磁干扰（EMI）.在实际应用中，采用TTL输入接口电路的大多是小尺寸液晶面板（15英寸以下）或低分辨率的液晶面板。
另外，在笔记本电脑中也常使用TTL输入接口的液晶面板。
二． TTL接口的分类按照6比特液晶面板、8比特液晶面板、单路方式或双路方式传输RGB数据的不同，还可以将TTL 接口细分为以下几种。
1. 单路（或单通道）TTL6接口对应于6比特液晶面板，使用单路方式传输RGB数据，也称为18位（R、G、B各6位）TTL接口。
2. 双路TTL6位接口对应于6比特液晶面板，使用奇/偶像素双路方式传输RGB数据，也称为36位（奇/偶RGB各6位）TTL接口。
电平标准(总结)
数字信号的标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
一、TTL电平TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
TTL集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-Transistor Logic),主要有54/74系列标准TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗肖特基型TTL（LS-TTL）五个系列。
1.标准TTL输入高电平最小2V，输出高电平最小2.4V,典型值3.4V,输入低电平最大0.8V，输出低电平最大0.4V，典型值0.2V（输入H>2V，输入L>0.8V;输出L=3.4V,输出L=0.2）。
2.S-TTL输入高电平最小2V，输出高电平最小Ⅰ类2.5V，Ⅱ、Ⅲ类2.7V,典型值3.4V,输入低电平最大0.8V，输出低电平最大0.5V。
3.LS-TTL输入高电平最小2V，输出高电平最小Ⅰ类2.5V，Ⅱ、Ⅲ类2.7V,典型值3.4V,输入低电平最大Ⅰ类0.7V，Ⅱ、Ⅲ类0.8V，输出低电平最大Ⅰ类0.4V，Ⅱ、Ⅲ类0.5V，典型值0.25V。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
各种电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML)
ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。
但逻辑摆幅小，对抗干扰能力不利。
由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。
从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。
ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。
射极跟随器输出同时还具有对逻辑信号的缓冲作用。
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1 几种常用高速逻辑电平1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS的典型工作原理如图1所示。
最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS 的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。
RS232电平 RS485电平 RS422电平 TTL电平
RS232电平RS485电平RS422电平TTL电平232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）得电平，采用负逻辑，－15v ~ －3v 代表1＋3v ~ ＋15v 代表0RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚A,B发送端AB间的电压差＋2 ～＋6v 1－2 ～－6v 0接收端AB间的电压差大于＋200mv 1小于－200mv 0定义逻辑1为B>A的状态定义逻辑0为A>B的状态AB之间的电压差不小于200mv一对一的接头的情况下RS232 可做到双向传输，全双工通讯最高传输速率20kbps422 只能做到单向传输，半双工通讯，最高传输速率10Mbps485 双向传输，半双工通讯, 最高传输速率10Mbps顺便在这里引用下/user4/rexdu/archives/2006/403924.shtml的文章，总结一下各种电平面总结一下各电平标准。
和新手以及有需要的人共享一下^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
电平信号及接口电路
电平信号及接口电路———————————————————————————————————摘要：介绍了目前数字信号设计中，IC 芯片常用电平的原理、应用及各种电平信号相互转换的实现方法，PCB 布线技巧等。
关键词：TTL 、CMOS 、ECL 、PECL 、LVPECL 、LVDS 、CML概述随着数据传输业务需求的增加，如何高质量的解决高速IC 芯片间的互连变得越来越重要。
从目前发展来看，芯片主要有以下几种接口电平：TTL （LVTTL ）、CMOS 、ECL 、PECL 、LVPECL 、LVDS 等，其中PECL 、LVPECL 、LVDS 主要应用在高速芯片的接口，不同电平间是不能直接互连的，需要相应的电平转换电路和转换芯片，了解各种电平的结构及性能参数对分析电路是十分必要有益的，本文正是从各种电平信号的性能参数开始，结合参考资料对电平信号的互连进行介绍。
图1 常用电平信号图1展示了各种电平信号的差异:方波的振幅表示逻辑高低电平值，括号中的电压值表示电源电压值。
下面先介绍一下电路的相关基本概念： （1）输出高电平（VOH ）：逻辑电平为1的输出电压，相应的输出电流用I OH 表示。
（2）输出低电平（VOL ）：逻辑电平为0的输出电压，相应的输出电流用I OL 表示。
（3）输入高电平（VIH ）：逻辑电平为1的输入电压，相应的输入电流用I IH 表示。
（4）输入低电平（VIL ）： 逻辑电平为0的输入电压，相应的输入电流用I IL 表示。
（5）关门电平（V OFF ）：保证输出为标准高电平V SH （出厂时厂家给出）的条件下所允许的最大输入低电平值。
（6）开门电平（V ON ）：保证输出为标准低电平V SL （出厂时厂家给出）的条件下所允许的最小输入高电平值。
（7）低电平噪声容限（V NL ）：是保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压，其数值为关门电平V OFF 与输入最小低电平的差值。
RS232电平 RS485电平 RS422电平 TTL电平区别
RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑，－15v ~ －3v 代表1＋3v ~ ＋15v 代表0RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以它们的电平方式，一般有两个引脚A,B发送端AB间的电压差+2 ~ +6v 1-2 ~ -6v 0接收端AB间的电压差大于+200mv 1小于-200mv 0定义逻辑1为B>A的状态定义逻辑0为A>B的状态AB之间的电压差不小于200mv一对一的接头的情况下RS232 可做到双向传输，全双工通讯最高传输速率20kbpsRS422 只能做到单向传输，半双工通讯，最高传输速率10MbpsRS485 双向传输，半双工通讯, 最高传输速率10Mbps另外，总结下常用电平标准：现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管逻辑。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
TTL电平、CMOS电平、RS232电平及RS232电平转换电路
一、TTL电平TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL（Transistor-Transistor Logic 晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
TTL 电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外 TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL 接口的操作恰能满足这个要求。
TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。
这是由于可靠性和成本两面的原因。
因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。
TTL输出高电平>2.4V，输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
TTL电路是电流控制器件，TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0VTTL器件输出低电平要小于0.8V，高电平要大于2.4V。
输入，低于1.2V就认为是0，高于2.0就认为是1。
二、CMOS电平输出 L： <0.1*Vcc ； H：>0.9*Vcc。
输入 L： <0.3*Vcc ； H：>0.7*Vcc.由于CMOS电源采用12V，则输入低于3.6V为低电平，噪声容限为1.8V，高于3.5V为高电平，噪声容限高为1.8V。
比TTL有更高的噪声容限。
RS232电平 RS485电平 RS422电平 图文详解
RS232电平 RS485电平 RS422电平图文详解232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）得电平，采用负逻辑，－15v ~ －3v 代表1＋3v ~ ＋15v 代表0RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B发送端 AB间的电压差＋2 ～＋6v 1－2 ～－6v 0接收端 AB间的电压差大于＋200mv 1小于－200mv 0定义逻辑1为B>A的状态定义逻辑0为A>B的状态AB之间的电压差不小于200mv一对一的接头的情况下RS232 可做到双向传输，全双工通讯最高传输速率 20kbps422 只能做到单向传输，半双工通讯，最高传输速率10Mbps485 双向传输，半双工通讯, 最高传输速率10MbpsRS232与RS485同为异步数据传输方式，都是用于数字信号的传输，仅仅是传输的方法不同。
以传输一个8位二进制数值“01001000”为例1.由于RS232采用三线制传输分别为TXD\RXD\GND，其中TXD为发送信号，RXD为接收信号。
在RS232中任何一条信号线的电压均为负逻辑关系。
即：逻辑“1”，为信号线对GND电压为-5—-15V；逻辑“0”，为信号线对GND电压为 +5—+15V。
理论上说，当要发送“01001000”这个数据时，在TXD信号线上应该测量到的波形为之所以说是理论上，是因为在异步数据传输时，要增加起始位、校验位、结束位。
但基本方式就是这样。
2.RS422采用4线传输方式，差分传输，发送数据线为T+\T-,接收数据线为R+\R-。
在RS422总线中：数据“1”以两线间的电压差为+2V至+6V表示；数据“0”以两线间的电压差为-2至-6V表示。
理论上说，当要发送“01001000”这个数据时，在T+/T-直接的差值在信号线上应该测量到的波形为也就是说，RS232的数据是TXD与GND之间的电压代表数据，而RS422的数据时T+与T-之间的电压代表数据。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电平信号及接口电路———————————————————————————————————摘要：介绍了目前数字信号设计中，IC芯片常用电平的原理、应用及各种电平信号相互转换的实现方法，PCB布线技巧等。
关键词：TTL、CMOS、ECL、PECL、LVPECL、LVDS、CML概述随着数据传输业务需求的增加，如何高质量的解决高速IC 芯片间的互连变得越来越重要。
从目前发展来看，芯片主要有以下几种接口电平：TTL（LVTTL）、CMOS、ECL、PECL、LVPECL、LVDS等，其中PECL、LVPECL、LVDS主要应用在高速芯片的接口，不同电平间是不能直接互连的，需要相应的电平转换电路和转换芯片，了解各种电平的结构及性能参数对分析电路是十分必要有益的，本文正是从各种电平信号的性能参数开始，结合参考资料对电平信号的互连进行介绍。
图1 常用电平信号图1展示了各种电平信号的差异:方波的振幅表示逻辑高低电平值，括号中的电压值表示电源电压值。
下面先介绍一下电路的相关基本概念：（1）输出高电平（VOH）：逻辑电平为1的输出电压，相应的输出电流用I OH表示。
（2）输出低电平（VOL）：逻辑电平为0的输出电压，相应的输出电流用I OL表示。
（3）输入高电平（VIH）：逻辑电平为1的输入电压，相应的输入电流用I IH表示。
（4）输入低电平（VIL）：逻辑电平为0的输入电压，相应的输入电流用I IL表示。
（5）关门电平（V OFF）：保证输出为标准高电平V SH（出厂时厂家给出）的条件下所允许的最大输入低电平值。
（6）开门电平（V ON）：保证输出为标准低电平V SL（出厂时厂家给出）的条件下所允许的最小输入高电平值。
（7）低电平噪声容限（V NL）：是保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压，其数值为关门电平V OFF与输入最小低电平的差值。
（8）高电平噪声容限（V NH）：是保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压，其数值为输入最大低电平与开门电平V ON的差值。
(9) 输出差分信号1. TTL 电路与CMOS 电路1.1TTL 电路TTL 电路是晶体管-晶体管逻辑电路的英文缩写（Transister-Transister-Logic ），是数字集成电路的一大门类。
它采用双极型工艺制造，具有高速度低功耗和品种多等特点。
(输入端和输出端都用三极管的电路，是一种饱和型电路，开关速度较高)，电源电压Vcc = +5V 。
当Vcc = +3.3V 时，称作LVTTL 电路。
从六十年代开发成功第一代产品以来现有以下几代产品。
∙ 第一代TTL 包括SN54/74系列，（其中54系列工作温度为-55℃～+125℃，74系列工作温度为0℃～+75℃) ，低功耗系列简称lttl ，高速系列简称HTTL 。
∙ 第二代TTL 包括肖特基箝位系列（STTL)和低功耗肖特基系列（LSTTL ）。
∙ 第三代为采用等平面工艺制造的先进的STTL(ASTTL)和先进的低功耗STTL （ALSTTL ）。
由于L STTL 和ALSTTL 的电路延时功耗积较小，STTL 和ASTTL 速度很快，因此获得了广泛的应用。
各类TTL 门电路的基本性能：1.2 CMOS 电路CMOS 电路(Complementary Metal-Oxide-Semiconductor Transistor )即互补金属氧化物半导体。
采用该工艺大大提高了电路的集成度。
CMOS 集成电路主要由场效应管构成，包括 P 沟道 MOS ， N 沟道 MOS ， 互补 MOS — CMOS 集成电路。
具有功耗低、工作电源电压范围宽（5 ~ 15V ）、抗干扰能力强，逻辑摆幅大以及输入阻抗高、扇出能力强等特点，在低功耗场合得到及广泛的应用。
当电源电压为+3.3V 时称为LVCMOS 电路。
普通CMOS 门电路产品为HC 系列（如两输入与门：74HC08）。
TTL 与CMOS 电路主要应用在对速度要求不是太高（速度小于50M ）的情况下。
下表是TTL 的输入输出电平参数（VCC=5V ，3.3V ）下表是CMOS 的输入输出电平参数（VCC=2.0V/3.0V/4.5V/6V ）)2.ECL、PECL、LVPECL接口电路2．1 ECL/PECL电路2．1．1 ECL电路是ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称。
与TTL 电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可小至200ps以下，工作频率高达3GHz。
输入极是差动放大电路，输出极是共集极放大，用来放大输出电流及降低输出阻抗。
所有逻辑电平都是以Vcc 为零点。
2．1．2 电路结构及工作原理电路结构及工作原理与其它数字集成电路一样，ECL集成电路的逻辑功能也可以归结为基本门电路的工作过程。
ECL 集成电路的基本门为一差分管对，其电路形式如右图所示：∙图中第I部分为基本门电路，完成“或/或非”功能；∙第II部分为射级跟随器，完成输出及隔离功能；∙第III部分为基准源电路具有温度补偿功能。
2．1．3 ECL电平特点：ECL信号采用负电压供电，电源电压Vcc为0V。
具有较低的电压摆幅（即差分电压）：典型值为0.8V, 工作电压范围：-0.8 到-1.6 V。
2．2. 4 PECL（LVPECL）电平的原理PECL（Positive ECL）是由ECL发展而来，采用正电源供电，即V CC =+5V, V EE = GND。
较ECL电路更方便使用。
PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串性或并行连接。
PECL标准最初有MOTOROLA公司提出，经过很长一段时间才在电子工业界推广开。
LVPECL （Low Voltage ECL）电路是目前使用更广泛的新一代低电压供电的ECL电路。
与PECL电路的基本不同是：V CC =+3.3V 供电，V EE = GND。
输出结构图2是PECL（LVPECL）电路的输出结构，包含一个差分对和一对射随器。
输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。
如Vcc=0V,把地接到电源Vee=-5.2V,就构成了ECL电路。
标准的输出负载是50Ω至Vcc-2V的电平上，如图2 中所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为Vcc-1.3V，OUT+与OUT-输出电流为14mA，PECL结构的输出阻抗很低，典型值为4~ 5Ω，这表明它有很强的驱动能力，但当负载与PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。
图2 PECL（LVPECL）输出结构输入结构PECL（LVPECL）输入结构如图3所示，它是一个具有高输入阻抗的差分对。
该差分对共膜输入电压需偏置到Vcc-1.3V 这样允许的输入信号电平动态最大。
一般有两种结构。
一种是在芯片上已加有偏置电路，另一种则需要外加直流偏置。
图3 PECL(LVPECL)输入结构3.LVDS接口电路LVDS（Low Voltage Differential Signaling）是一种低摆幅的差分信号技术。
它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps的速率传输。
LVDS是电流模式驱动输出，可以产生很低的噪声和提供非常低的功耗，电流模式驱动的优点有：1. 不易于振铃和产生切换尖锋信号；2. 共摸噪声能被接受端抑制其低摆幅和低电流驱动输出实现了低噪声和低功耗。
LVDS输入共模电压的偏置范围较广，支持0～2.4V的电压范围。
输入差分电压(摆幅)的典型值为200mV。
随差分电压的增大，能接受的共模电压幅度减小。
以National Semiconductor公司的DS90LV032芯片为例：当差分电压为200mV时，共模电压范围为0.10～2.3V;当差分电压为400mV时，共模电压范围为0.2～2.2V。
（1）LVDS接口输出结构如图4所示：图4 LVDS接口输出结构（2）LVDS接口输入结构LVDS输入结构如图5所示，输入差分阻抗为100Ω，为适应共模电压宽范围内的变化，输入极还包括一个自动电平调整电路，将共模电压调整为一固定值，该电路后面是一个SCHMITT触发器，主要是为防止不稳定，设计有一定的回滞特性，后级是差分放大器。
图5 LVDS接口输入结构注意：LVDS接收端需要终端匹配电阻，没有终端匹配电阻，LVDS不能工作。
布线时应保证特征阻抗的连续性。
下表总结了LVDS输入与输出技术指标CML 是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适合于在高的频段工作。
它所提供的信号摆幅较小，从而功耗更低。
4.1. CML接口输出结构CML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，如图3 中所示，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA，假定CML 输出负载为一50Ω上拉电阻，则单端CML 输出信号的摆幅为Vcc~Vcc-0.4V。
在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。
若CML 输出采用交流耦合至50Ω负载，这时的直流阻抗由集电极电阻决定，为50Ω，CML 输出共模电压变为Vcc-0.4V，差分信号摆幅仍为800mV。
图6 CML输出结构2.2. CML接口输入结构CML 输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式，如下图所示，MAXIM 公司的CML 输入阻抗为50Ω，容易使用。
输入晶体管作为射随器，后面驱动一差分放大器。
图7 CML 输入结构该表为某器件CML 电平的特性参数 5. 电平接口转换当发送端与接收端的接口电平不一致时需要采取电平转换网络进行转换，其设计准则就是通过电平转换网络的作用使发送端输出的高、低电平数值能够满足接收端的高、低电平的阈值，这样就可以保证接收端的正确接收。
电平转换网络主要包括直流耦合和交流耦合两种，直流耦合主要是由一些电阻组成，而交流耦合除构成的电阻外，在发送端与接收端之间增加一电容隔离发送端与接收端的直流电平。
电平转换中，主要需考虑以下因素：（1） 接收端的直流偏置电压应固定在芯片所需的电压范围内（PECL/LVPECL ：VCC-1.3V ；LVDS ：0~2.4V , 典型值：1.2V ）。
（2） 接收端的输入阻抗等于传输线阻抗 （3） 低功耗（4） 发送端的负载阻抗符合发送端的输出结构，下面根据直流耦合和交流耦合的情况分别介绍（TTL 与CMOS 间的转换较简单除外）4.1 TTL to CMOS前已述及TTL 的VOH min = 2.4V ，实际上可能达到3.6V 甚至更高，CMOS 的VIH min = 3.5V ，如果VOH<VIH ，TTL 电路不能驱动CMOS ，解决方法是在TTL 输出端与电源间接入一个几K Ω的电阻R 使电平提高，如图8所示。