电平信号及接口电路

电平信号及接口电路

———————————————————————————————————

摘要：介绍了目前数字信号设计中，IC芯片常用电平的原理、应用及各种电平信号相互转换的实现方法，PCB布线技巧等。

关键词：TTL、CMOS、ECL、PECL、LVPECL、LVDS、CML

概述

随着数据传输业务需求的增加，如何高质量的解决高速IC 芯片间的互连变得越来越重要。从目前发展来看，芯片主要有以下几种接口电平：TTL（LVTTL）、CMOS、ECL、PECL、LVPECL、LVDS等，其中PECL、LVPECL、LVDS主要应用在高速芯片的接口，不同电平间是不能直接互连的，需要相应的电平转换电路和转换芯片，了解各种电平的结构及性能参数对分析电路是十分必要有益的，本文正是从各种电平信号的性能参数开始，结合参考资料对电平信号的互连进行介绍。

图1 常用电平信号

图1展示了各种电平信号的差异:方波的振幅表示逻辑高低电平值，括号中的电压值表示电源电压值。

下面先介绍一下电路的相关基本概念：

（1）输出高电平（VOH）：逻辑电平为1的输出电压，相应的输出电流用I OH表示。

（2）输出低电平（VOL）：逻辑电平为0的输出电压，相应的输出电流用I OL表示。

（3）输入高电平（VIH）：逻辑电平为1的输入电压，相应的输入电流用I IH表示。

（4）输入低电平（VIL）：逻辑电平为0的输入电压，相应的输入电流用I IL表示。

（5）关门电平（V OFF）：保证输出为标准高电平V SH（出厂时厂家给出）的条件下所允许的最大

输入低电平值。

（6）开门电平（V ON）：保证输出为标准低电平V SL（出厂时厂家给出）的条件下所允许的最小输

入高电平值。

（7）低电平噪声容限（V NL）：是保证输出高电平的前提下，允许叠加在输入低电平上的最大噪

声电压，其数值为关门电平V OFF与输入最小低电平的差值。

（8）高电平噪声容限（V NH）：是保证输出低电平的前提下，允许叠加在输入高电平上的最大噪

声电压，其数值为输入最大低电平与开门电平V ON的差值。

(9) 输出差分信号

1. TTL 电路与CMOS 电路

1.1

TTL 电路

TTL 电路是晶体管-晶体管逻辑电路的英文缩写（Transister-Transister-Logic ），是数字集成电路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等特点。(输入端和输出端都用三极管的电路，是一种饱和型电路，开关速度较高)，电源电压Vcc = +5V 。当Vcc = +3.3V 时，称作LVTTL 电路。 从六十年代开发成功第一代产品以来现有以下几代产品。

∙ 第一代TTL 包括SN54/74系列，（其中54系列工作温度为-55℃～+125℃，74系列工作

温度为0℃～+75℃) ，低功耗系列简称lttl ，高速系列简称HTTL 。

∙ 第二代TTL 包括肖特基箝位系列（STTL)和低功耗肖特基系列（LSTTL ）。

∙ 第三代为采用等平面工艺制造的先进的STTL(ASTTL)和先进的低功耗STTL （ALSTTL ）。由

于L STTL 和ALSTTL 的电路延时功耗积较小，STTL 和ASTTL 速度很快，因此获得了广泛的应用。

各类TTL 门电路的基本性能：

1.2 CMOS 电路

CMOS 电路(

Complementary Metal-Oxide-Semiconductor Transistor )即互补金属氧化物半导体。采用该工艺大大提高了电路的集成度。CMOS 集成电路主要由场效应管构成，包括 P 沟道 MOS ， N 沟道 MOS ， 互补 MOS — CMOS 集成电路。具有功耗低、工作电源电压范围宽（5 ~ 15V ）、抗干扰能力强，逻辑摆幅大以及输入阻抗高、扇出能力强等特点，在低功耗场合得到及广泛的应用。当电源电压为+3.3V 时称为LVCMOS 电路。普通CMOS 门电路产品为HC 系列（如两输入与门：74HC08）。

TTL 与CMOS 电路主要应用在对速度要求不是太高（速度小于50M ）的情况下。

下表是TTL 的输入输出电平参数（VCC=5V ，3.3V ）

下表是CMOS 的输入输出电平参数（VCC=2.0V/3.0V/4.5V/6V ）

)

2.ECL、PECL、LVPECL接口电路

2．1 ECL/PECL电路

2．1．1 ECL电路是ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称。与TTL 电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可小至200ps以下，工作频率高达3GHz。输入极是差动放大电路，输出极是共集极放大，用来放大输出电流及降低输出阻抗。所有逻辑电平都是以Vcc 为零点。

2．1．2 电路结构及工作原理

电路结构及工作原理与其它数字集成电路一样，ECL集成电路

的逻辑功能也可以归结为基本门电路的工作过程。ECL 集成电

路的基本门为一差分管对，其电路形式如右图所示：

∙图中第I部分为基本门电路，完成“或/或非”功能；

∙第II部分为射级跟随器，完成输出及隔离功能；

∙第III部分为基准源电路具有温度补偿功能。

2．1．3 ECL电平特点：

ECL信号采用负电压供电，电源电压Vcc为0V。具有

较低的电压摆幅（即差分电压）：典型值为0.8V, 工作电压范围：-0.8 到-1.6 V。

2．2. 4 PECL（LVPECL）电平的原理

PECL（Positive ECL）是由ECL发展而来，采用正电源供电，即V CC =+5V, V EE = GND。较ECL电路更方便使用。PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串性或并行连接。PECL标准最初有MOTOROLA公司提出，经过很长一段时间才在电子工业界推广开。 LVPECL （Low Voltage ECL）电路是目前使用更广泛的新一代低电压供电的ECL电路。与PECL电路的基本不同是：V CC =+3.3V 供电，V EE = GND。

输出结构

图2是PECL（LVPECL）电路的输出结构，包含一个差分对和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。如Vcc=0V,把地接到电源Vee=-5.2V,就构成了ECL电路。标准的输出负载是50Ω至Vcc-2V的电平上，如图2 中所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为Vcc-1.3V，OUT+与OUT-输出电流为14mA，PECL结构的输出阻抗很低，典型值为4~ 5Ω，这表明它有很强的驱动能力，但当负载与PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。